PCIE信号布局布线要求---checklist

最新推荐文章于 2024-02-23 11:31:27 发布
最新推荐文章于 2024-02-23 11:31:27 发布
阅读量1w 收藏 35
点赞数 5
分类专栏： 原理图-PCB-Checklist 文章标签： PCIE checklist 布局布线
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42229404/article/details/80904169
版权
打怪升级ing
关注
  • 5
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
PCIE V3.0物理层协议学习笔记
qflook的博客
05-13 1138
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。
PCI-E的高速PCB布线规则_布线规则_pcie布线_increasew6q_pcie阻抗匹配_pcie布线规则_
10-02
PCIE 这样的高频环境中，传送线在信号线上驱动电压变化时会出现阻抗，信号线的宽度和到接地的距离都会影响其阻抗，所以在设计 PCB 时需要参考 PCIE总线规范，特别要注意考虑信号阻抗匹配。
PCIE2.0总线规范
05-29
PCIE2.0总线规范
pci-e布线的规范
08-19
pci-e布线规范 pci-e布线规范 pci-e布线规范
PCIE佈線規則
11-10
在像PCIE这样的高频环境中，传送线在信号线上驱动电压变化时会出现阻抗，信 号线的宽度和到接地的距离都会影响其阻抗，所以在设计PCB时需要参考PCIE总线规 范，特别要注意考虑信号阻抗匹配。以下供设计PCB时作为参考：
PCI Express 布线规范
weixin_43859441的博客
12-29 6136
PCI Express 布线规范 2020年12月28日14:01:46 1. PCI Express互联 每个通道有两对差分信号：传输对TXP/TXN，接收对 RXP/RXN，信号嵌有时钟； 外部带有参考时钟，参考时钟固定100MHZ； layout关键是最小化互连损耗和抖动 1.1 叠层和参考面 更厚的介质层和更宽的走线将会减少损耗，微带差分线会比带状差分线产生更大的阻抗变化； 信号对应避免参考平面的不连续，譬如分割和空隙 1.2 走线 差分信号的内部耦合和增加与周边的信号间距有
PCB模块化设计10——PCI-E高速PCB布局布线设计规范
qq_31444421的博客
03-29 4988
PCB模块化设计10——PCI-E高速PCB布局布线设计规范
硬件设计 之 PCIe常用知识
刘小同学的博客
05-06 4614
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽。PCI Express也有多种规格，从PCI Express x1到PCI Express x32，能满足将来一定时间内出现的低速设备和高速设备的需求。
PCIE5.0如何进行PCB设计？32G高速信号设计注意事项有哪些，高速板材如何选择？
专治PCB疑难杂症—杨老师的博客
06-26 1万+
来自专治疑难杂症平台杨老师的分享（五大微信群群友突破2000人啦，添加杨老师微信号Johnnyyang206，可添加入群） Q：PCIE5.0都发布了，杨老师是不是该分享点什么？这样群友在后面遇到PCIE5.0的高速PCB设计时，不会遇到个措手不及。 PCI Express 5.0的正式版规范已经发布了，这个大家应该都知道了吧，如果没有这个规范又需要的，可以联系杨老师（Johnnyyang...
【PCIe 5.0 - 2】PCIe结构
BGONE的博客
11-27 537
PCIe结构是点到点链路连接各个组件 - 下图显示了示例结构。此图说明了称为Hierarchy结构的单个结构实例 - 由Root Complex (RC)、多个Endpoints（I/O 设备）、一个Switch和一个PCIe to PCI/PCI-X Bridge组成，这些都通过PCIe Links互连。
PCIe接口的PCB布局布线要求
凡亿郑振宇的博客
08-15 468
PCI-Express，简称“PCI-e”是一种高速串行计算机扩展总线标准，PCI-E属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，它的主要优势就是数据传输速率高。PCI-E2.0和PCI-E3.0主要存在以下不同：1）最大数据率不同：PCI-E 2.0只能提供5GT/S的最大数据率，而PCI-E 3.0的数据传输率则达到了8GT/S，提高了总线带宽。PCI-E 3.0规范将数据传输率提升到8GT/S，并且保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5T/S
pcie2.0规范
11-27
OBJECTIVE OF THE SPECIFICATION.................................................................................... 21 DOCUMENT ORGANIZATION ................................................................................................ 21 DOCUMENTATION CONVENTIONS...................................................................................... 22 TERMS AND ACRONYMS........................................................................................................ 23 REFERENCE DOCUMENTS...................................................................................................... 29 1. INTRODUCTION ................................................................................................................ 31 1.1. A THIRD GENERATION I/O INTERCONNECT ................................................................... 31 1.2. PCI EXPRESS LINK......................................................................................................... 33 1.3. PCI EXPRESS FABRIC TOPOLOGY .................................................................................. 35 1.3.1. Root Complex........................................................................................................ 35 1.3.2. Endpoints .............................................................................................................. 36 1.3.3. Switch.................................................................................................................... 39 1.3.4. Root Complex Event Collector.............................................................................. 40 1.3.5. PCI Express to PCI/PCI-X Bridge........................................................................ 40 1.4. PCI EXPRESS FABRIC TOPOLOGY CONFIGURATION....................................................... 40 1.5. PCI EXPRESS LAYERING OVERVIEW.............................................................................. 41 1.5.1. Transaction Layer................................................................................................. 42 1.5.2. Data Link Layer .................................................................................................... 42 1.5.3. Physical Layer ...................................................................................................... 43 1.5.4. Layer Functions and Services............................................................................... 43 2. TRANSACTION LAYER SPECIFICATION ..................................................................... 47 2.1. TRANSACTION LAYER OVERVIEW.................................................................................. 47 2.1.1. Address Spaces, Transaction Types, and Usage................................................... 48 2.1.2. Packet Format Overview ...................................................................................... 50 2.2. TRANSACTION LAYER PROTOCOL - PACKET DEFINITION............................................... 51 2.2.1. Common Packet Header Fields ............................................................................ 51 2.2.2. TLPs with Data Payloads - Rules ......................................................................... 54 2.2.3. TLP Digest Rules .................................................................................................. 56 2.2.4. Routing and Addressing Rules .............................................................................. 56 2.2.5. First/Last DW Byte Enables Rules........................................................................ 59 2.2.6. Transaction Descriptor......................................................................................... 61 2.2.7. Memory, I/O, and Configuration Request Rules................................................... 66 2.2.8. Message Request Rules......................................................................................... 69 2.2.9. Completion Rules.................................................................................................. 80 2.3. HANDLING OF RECEIVED TLPS...................................................................................... 82 2.3.1. Request Handling Rules........................................................................................ 85
gdpr-checklist:GDPR清单
04-28
如何将更新添加到清单分叉此存储库编辑文件src / data.js 创建请求请求快速开始运行npm install --global gatsby-cli 在此存储库的根文件夹中运行npm i 运行gatsby开发在浏览器中访问localhost：8000部署方式更改将...
mint-ui-checklist示例
07-29
mint-ui-checklist示例
discourse-checklist：用于话语的简单清单渲染插件
02-10
【压缩包子文件的文件名称列表】：discourse-checklist-master 这个列表暗示了压缩包包含的是该插件的源代码仓库的主分支（master）的完整版本。在Git版本控制系统中，"master"分支通常代表项目的主线开发，是最...
go-incognito-checklist:Techlore的“隐身”清单
05-27
《Go-Incognito Checklist：科技隐匿之道》 在当今数字化的世界中，隐私保护成为了一个日益重要的议题。"Go-Incognito Checklist"是由Techlore推出的一款专注于隐私保护的工具，旨在帮助用户在浏览网络时更好地保护...
ethereum-deployment-checklist：所有希望启动合同和dapp的以太坊开发人员的清单
02-05
12. **法律与合规**：开发dApp时，需关注法规要求，尤其是涉及用户资金、隐私或版权问题时，可能需要遵守特定的法律法规。 以上只是部分关键知识点，"ethereum-deployment-checklist"会详细列出每一步骤，帮助...
PCIe 5.0 Layout Guide笔记
最新发布
filthyfrank的博客
02-23 1571
PCIe 5.0 Layout Guide笔记
PCIe及PCB设计要求
热门推荐
bllovetutu的博客
08-20 1万+
一、PCIe基本知识 1、PCI-Express(peripheral component interconnect express): 是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，简写PCIe。 2、AC耦合电容:高速差分信号电气规范要求PCIe发送端串联一个电容，进行耦合。 3、链路类型与差分信号数量： X1：1对时钟差分信号，1对收发差分信号，单面pin数18pi...
华为-原理图绘制评审规范-checklist
10-31
华为-原理图绘制评审规范-checklist是华为公司为了确保原理图绘制质量和准确性而制定的指南。以下是一份可能的评审规范-checklist： 1. 原理图符号准确性：检查原理图中的各个元件符号是否正确，包括器件、连接线、电源等。确保符号与实际元件相对应，并且没有错误或遗漏。 2. 连接线规范：检查连接线的走向是否符合设计要求，并且没有交叉、断开或不必要的交叉。确保连接线的长度合适且整齐，以提高信号传输的质量。 3. 电源规划：检查电源的布局和规划是否符合设计要求，包括电源线的位置和连接方式。确保每个器件都能得到足够的电源供应，以避免电源噪声或干扰。 4. 阻抗匹配：检查原理图中的阻抗匹配电路是否正确，并且与设计规格相符。确保各个信号路径的阻抗匹配良好，以提高信号传输的稳定性和可靠性。 5. 信号完整性：检查原理图中的信号传输路径是否正确，并且没有信号路径交叉、误接或不必要的延迟。确保信号的传输路径短、直接，并且能够保持信号的完整性和稳定性。 6. 地线和功率线分离：检查原理图中的地线和功率线是否分离，并且没有交叉或干扰。确保地线和功率线的分离可以减少干扰和噪声，提高系统的稳定性和性能。 总之，华为-原理图绘制评审规范-checklist旨在确保原理图的准确性、规范性和可靠性，以提高华为产品的质量和性能。通过逐项检查每个要素，可以及时发现和纠正潜在的问题，确保原理图符合设计规格，并满足客户的需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值