PCIe总线介绍

最新推荐文章于 2025-02-15 13:23:32 发布
最新推荐文章于 2025-02-15 13:23:32 发布
阅读量1.2w 收藏 100
点赞数 10
分类专栏： 高速电路 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43859441/article/details/111880770
版权

PCIe总线介绍

2020年12月28日14:09:06

1. 辅助信号线

1.1 PERST#信号

  • 该信号为全局复位信号，由处理器系统提供，处理器系统需要为PCIe插槽和PCIe设备提供该复位信号；

  • PCIe设备使用该信号复位内部逻辑。当该信号有效时，PCIe设备将进行复位操作。PCIe总线定义了多种复位方式，其中Cold Reset和Warm Reset这两种复位方式的实现与该信号有关。

  • 为了支持热插拔，在原理图设计时，在该引脚和GND之间接一个1000pF的电容，热插拔时能进行复位。

    ​ 当一个PCIe设备的Vcc电源上电后，处理器系统将置该设备的PERST#信号为有效，此时将引发PCIe设备的复位方式，这种方式属于Fundamental Reset。PCIe设备进行Clod Reset时，所有使用Vcc进行供电的寄存器和PCIe端口逻辑将无条件进入初始状态。但是使用这种方式依然无法复位使用Vaux(备用电源)供电的寄存器和逻辑，这些寄存器和逻辑只能在处理器完全掉电时彻底复位。

1.2 REFCLK+和REFCLK-信号

​ 在一个处理器系统中，可能含有许多PCIe设备，这些设备可以作为Add-In card与PCIe插槽连接，也可以作为内置模块，与处理器系统提供的PCIe链路直接相连，而不需要经过PCIe插槽。PCIe设备与PCIe插槽都具有REFCLK+和REFCLK-信号，其中PCIe插槽使用这组信号与处理器系统同步。

​ 在一个处理器系统中，通常采用专用逻辑向PCIe插槽提供REFCLK+和REFCLK-信号。其中100MHz的时钟源由晶振提供，并经过一个“一推多”的差分时钟驱动器生成多个同相位的时钟源，与PCIe插槽一一对应连接。

​ PCIe的REFCLK+/-使用的是LPHCSL电平

​ PCIe插槽需要使用参考时钟，其频率范围为100MHz±300ppm，单端摆幅为0~0.7V。处理器系统需要为每一个PCIe插槽、MCH、ICH和Switch提供参考时钟。而且要求在一个处理器系统中，时钟驱动器产生的参考时钟信号到每一个PCIe插槽(MCH、ICH和Swith)的距离差在15英寸之内。通常信号的传播速度接近光速，约为6 in/ns，由此可见，不同PCIe插槽间REFCLK+和REFCLK-信号的传送延时差最大约为2.5ns

​ 当PCIe设备作为Add-In卡连接在PCIe插槽时，可以直接使用PCIe插槽提供的REFCLK+和REFCLK-信号，也可以使用独立的参考时钟，只要这个参考时钟在100MHz±300ppm范围内即可。内置的PCIe设备与Add-In卡在处理REFCLK+和REFCLK-信号时使用的方法类似，但是PCIe设备可以使用独立的参考时钟，而不使用REFCLK+和REFCLK-信号。

​ 在PCIe设备配置空间的Link Control Register中，含有一个“Common Clock Configuration”位。当该位为1时，表示该设备与PCIe链路的对端设备使用“同相位”的参考时钟；如果为0，表示该设备与PCIe链路的对端设备使用的参考时钟是异步的。

​ 在PCIe设备中，“Common Clock Configuration”位的缺省值为0，此时PCIe设备使用的参考时钟与对端设备没有任何联系，PCIe链路两端设备使用的参考时钟可以异步设置。这个异步时钟设置方法对于使用PCIe链路进行远程连接时尤为重要

图1. 同相位时钟示意图

1.3 WAKE#信号

​ 当PCIe设备进入休眠状态，主电源已经停止供电时，PCIe设备使用该信号向处理器系统提交唤醒请求，使处理器系统重新为该PCIe设备提供主电源Vcc。在PCIe总线中，WAKE#信号是可选的，因此使用WAKE#信号唤醒PCIe设备的机制也是可选的。值得

最低0.47元/天 解锁文章
【PCIe 总线及设备入门学习专栏 1 -- PCI | PCIe 总线概述】
CodingCos的博客
02-19 253
当CPU 发出一个地址，这个地址属于某个 PCIe 设备时，这时会选中PCIe 控制器，PCIe 控制器会把CPU发出来的地址加上偏移值得到PCI地址空间的地址，然后把得到的地址通过PCIe/PCI 总线发给对应的PCI/PCIe 设备，PCI/PCIe 设备会检测PCI总线或者PCIe 总线上的信号，但它发现PCI/PCIe 总线上的地址属于自己的范围时，它就会进行回应。对于软件来说 PCIe 或者 PCI 总线都是一样的，它们都是兼容的，软件程序只是去访问某个地址。
高速差分信号（PCIe）的耦合电容为什么要放在TX端？
WP947529973的博客
04-20 7992
但是当距离不远时，区别不是特别大，因此，pcie标准中，对于板级的电容放置并没有要求。3、当加入连接器时，串扰和寄生电容/电感增加，互联线上损耗增多，其损耗减小了低频分量信号幅度，对于高频虽有减小但是减小幅度倍数没有低频多，如果放置在rx端，低频信号就衰减的太多了，但是，并不是不行；综上：因为：连接器带来的信号干扰+去加重技术，导致低频信号幅度加剧衰减，没有和高频信号幅值同等衰减，信号整体“形状”发生畸变了，在这种情况下，要适当的调整低频信号衰减，因此，放置在tx端是非常必要的！但是，也并不是不行；
PCIe学习2-PCIe 均衡技术介绍（电气物理篇）-read2
weixin_44826626的博客
04-08 2429
PCIe 均衡技术介绍（电气物理篇）
总线-PCIE
最新发布
william_myq的博客
02-15 907
什么是PCIE
PCIE--1--概念认知
qq_47048503的博客
10-31 3391
PCIE--个人学习归纳笔记--硬件相关--误人子弟不负责，侵会生气，菜菜一起进步，大佬多多指教！谢谢！
PCIe板卡辅助信号解析
非专业业余程序员
08-15 6098
PCIe Add-in卡借助PCIe插槽上的辅助信号，实现了很多系统级的功能，比如唤醒、复位、调试、热插拔等功能。REFCLK-/REFCLK+: 是一组低压差分信号，PCIe主板提供的REFCLK信号必须满足PCIe规范中的要求。PERST#: 信号用于复位PCIe设备，同时也指示了系统主电源的稳定时间。WAKE#: 信号用于给PCIe主机提供复位信号，由PCIe设备驱动，当PCIe主机接收到该信号后，需要向PCIe设备提供主电源和参考时钟，以激活PCIe链路。
【PCIE体系结构十七】PCIE电源管理之PCI-PM
highman110的博客
08-21 3374
讲述PCIE的PM电源管理状态定义和迁移条件，以及PCIE设备唤醒的基本流程
NVMe开发——PCIe复位
飞鹤的程序员人生
03-01 4730
简介PCIe中有4种复位机制，早期的3种被称为传统复位(Conventional Reset)。传统复位中的前2种又称为基本复位(Fundamental Resets)，分别为冷复位(Cold Reset)，暖复位(Warm Reset)。第3种复位为热复位(Hot Reset)。第4种复位被称为功能级复位(Function Level Reset)，出现在PCIe 2.0规范中。传统复位。
SOC设计之PCIe总线（上篇）-面包板社区.pdf
10-28
Root Complex是PCIe层次结构中的核心，它负责管理PCIe总线，它位于CPU和主内存之间，负责发起对PCIe总线的读写请求，并且控制和管理PCIe设备。Endpoint是PCIe总线的终端设备，例如图形卡、网络卡或存储设备等，它们...
PCIE2.0总线规范，用于PCIE开发参考.zip
03-26
在这个压缩包文件中，"PCIE2.0总线规范，用于PCIE开发参考.pdf"应该包含了关于PCIe 2.0总线的详细技术规格和开发指南。 PCIe 2.0总线规范主要涵盖了以下几个关键知识点： 1. **数据传输速率**：PCIe 2.0的最大数据...
PCI/PCIE总线查看器 (代替PCITre的工具SIV) 支持可以在Win10 X64
09-21
在进行硬件开发、驱动程序调试或者系统性能优化时，了解和监控PCI/PCIe总线的状态至关重要。传统的工具如`pcitree`在Windows XP环境下运行良好，但在更现代的操作系统，尤其是64位系统中，其功能受到了限制。 `SIV`...
PCIE tx电容
Wang20122013的博客
11-13 4673
PCIe热插拔机制（详细）总结-PCIe专题知识（五）
Luckiers的博客
05-10 1万+
本文主要讲述PCIe热插拔机制，通过图形方式方便读者快速掌握。如果在PCIe设备不支持热插拔的条件下，在不断电的情况下插拔一块PCIe SSD时，很可能会对主板或PCIe插槽造成损毁。为了放置意外的发生，PCIe Spec设计了一种"No Surprise"热插拔机制，即，当用户要插拔PCIe设备时，必须先通知系统软件做好准备，然后通过指示灯告知用户热插拔的状态。PCIe总线的热插拔主要指的是PCIe卡设备的热插拔以及相关的实现机制等。
PCIe复位机制
奔跑的蜗牛的博客
07-28 2335
PCI总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Level Reset，FLR）。其中FLR是PCIe Spec V2.0加入的功能，因此一般把另外三种复位统称为传统的复位方式（Conventional Reset）。其中冷复位和暖复位是基于边带信号PERST#的，又被统称为基本的复位方式（Fundamental Reset）。
如何理解GTX发送通道的用户接口？（高速收发器二）
详解FPGA及硬件电路开发
05-08 4181
本文详细讲解了GTX收发器发送通道的内部结构，包括用户接口、8B/10B编码器、TX Gearbox、TX PIPE Control、Pattern Generator、TX相位插值器控制器、相位调整FIFO、时钟分频器等模块。重点讨论了时钟信号的生成与处理，如TXUSRCLK与TXUSRCLK2的关系，以及D分频器如何调节线速率。同时，还涉及了SATA OOB、PCIE Beacon、极性控制、PISO、TX驱动器预加重和去加重等高级特性。
PCIe 链路训练状态机（LTSSM）基础
热门推荐
程序员仓库
04-21 2万+
LTSSM：Link Training and Status State Machine 下图展示了 LTSSM 的顶层状态（顶层状态下包含子状态）： LTSSM 包含 11 个顶层状态：Detect、Polling、Configuration、Recovery、L0、L0s、L1、L2、Hot Reset、Loopback 和 Disable。这些状态可以分为 5 类： Link Training states（链路训练状态） Re-Training（Recovery）state（重训练状态） Sof
PCIe扫盲（13）
Liuqz2009的专栏
09-23 1947
PCIe总线定义的与功耗管理功能（Power Management，PM）相关的主要有：PCI-Compatible PM、Native PCIe Extensions、Bandwith Management和Event Timing Optimization。其中，PCI-Compatible PM是一种在软件上和硬件上都与PCI-PM（定义在ACPI Spec中）兼容的模式，其要求PCIe设备的每个Function都包含PCI Power Management Capability寄存器。
高速隔直(AC耦合）电容的作用机理和摆放位置
Geektec的专栏
03-27 6683
相对于需要进行复杂电路匹配的低频电路而言，高频电路的结构相对简单，但简单的结构往往意味着需要考虑更多的问题。以常见的AC耦合电容为例，要么在芯片之间加两颗直连，要么在芯片与连接器之间加两颗电容。尽管看起来简单，但在高速情况下一切都不同。高速使得这颗电容变得不够理想，如果这颗电容设计不好，可能会导致整个项目的失败。因此，对于高速电路而言，没有优化好这颗AC耦合电容将是致命的。首先要明确AC耦合电容的作用。一般来说，我们使用AC耦合电容来提供直流偏压，即滤除信号的直流成分，使信号关于0轴对称。
【PCIe基础知识】
weixin_44104304的博客
06-29 4325
PCIe基础知识学习
深入解读PCIe总线标准及其科普教程
PCIe总线标准的核心优势在于使用高速串行差分信号代替传统的并行总线设计，从而大幅提升了数据传输带宽，解决了并行总线的信号完整性问题和速度瓶颈。 PCIe总线标准采用点对点连接方式，每个设备都有独立的专用连接...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值