Verilog 夏闻宇 第3版 day 5

day4装了一天软件,初步设想是想要 Modelsim+VSCode联合,后面发现老是报错

于是改用 notepad++ modelsim联合,notepad++感觉界面比较丑,且还是报错,遂最终改用

VSCode+iVerilog+Wavetrace/GTKwave;最终完美可以呈现波形

 过程中出现的问题,大致是基于环境没有配好;

尤其安装VScode的时候,默认安装文件夹是有空格的,需要注意!

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值