数字电路与逻辑设计实验
文章平均质量分 94
Flechazo_z
继续努力~
展开
-
数字电路与逻辑设计实验一 译码器的实现
数字电路与逻辑设计实验一 译码器的实现一、 实验目的二、 实验内容三、 实验方法1、 实验方法2、 实验步骤A. 异或门的VHDL语言与原理图设计B. 3-8译码器的VHDL语言与原理图实现C. 模拟机指令集译码器的VHDL语言设计四、实验过程A. 异或门的VHDL语言与原理图设计1、 编译过程2、 波形仿真3、 时序仿真B. 3-8译码器的VHDL语言与原理图设计1、 编译过程2、 波形仿真3、 时序仿真C. 指令集译码器的VHDL语言设计1、 编译过程2、 波形仿真3、 时序仿真五、实验结论一、 实原创 2021-04-20 22:34:27 · 2574 阅读 · 0 评论 -
数字电路与逻辑设计——模型机时序部件的实现
实验四 模型机时序部件的实现一、实验目的二、实验内容三、实验方法(一)实验方法(二)实验步骤四、实验过程A. SMB. 指令计数器PCC. 通用寄存器组D. RAM五、实验结论一、实验目的熟悉计数器、寄存器和 RAM 的工作原理。了解模型机中 SM 的作用。学会使用 VHDL 语言设计时序电二、实验内容用 VHDL 语言设计 SM;用 VHDL 语言设计一个 8 位的指令计数器 PC;用 VHDL 语言设计 3 个 8 位寄存器组成的寄存器组,实现读写操作;用 LPM_RAM_IO原创 2021-04-16 23:24:37 · 1068 阅读 · 0 评论 -
数字电路与逻辑设计——加法器实现
实验三 数字电路与逻辑设计——加法器的实现一、实验目的二、实验内容三、实验方法1、 实验方法2、 实验步骤四、实验过程(一)4位并行加法器1、 编译过程2、 波形仿真3、 时序仿真(二) 四位串行加法器1、 编译过程2、 波形仿真3、 时序仿真(三)模型机运算器ALU1、 编译过程2、 波形仿真3、 时序仿真(四) 移位逻辑1、 编译过程2、 波形仿真3、 时序仿真五、实验结论一、实验目的了解运算器的内部结构。熟悉并行加法器和串行加法器的工作原理。分析模型机的功能,设计 ALU 和移位逻二、实原创 2021-04-16 23:10:50 · 7737 阅读 · 0 评论 -
数字电路与逻辑设计——大设计
数字电路与逻辑设计——模型机模型机设计报告一、设计目的二、设计内容三、详细设计1. 设计的整体架构(1) 数据格式(2)寻址方式(3)指令系统(4)控制信号(5)指令周期与工作脉冲设置(6)数据通路(7)部件之间联系和指令执行的一般流程(8)总体逻辑图2. 各模块的具体实现(1) 部件目录(2) 部件具体实现1)指令计数器PC2) 选择器3) RAM4) 指令译码器5) 指令寄存器(IR)6) 通用寄存器组7) 函数发生器(ALU)8) 移位逻辑9) 控制信号及其产生逻辑10) SM四、系统测试4.1 测原创 2021-04-16 17:31:28 · 689 阅读 · 0 评论 -
数字电路与逻辑设计——多路复用器及控制信号产生逻辑的实现
数字电路实验二——译码器实现一、实验目的二、实验内容三、实验方法1、 实验方法2、 实验步骤四、实验过程A. 8 重 3-1 多路复用器1、 编译过程2、 波形仿真3、 时序仿真B. 参数化多路复用器,调用该参数化多路复用器定制为 8-1 多路复用器1、 编译过程2、 波形仿真3、 时序仿真C. 模型机的控制信号产生逻辑1、 编译过程2、 波形仿真3、 时序仿真五、实验结论一、实验目的熟悉多路复用器以及模型机的工作原理。学会使用 VHDL语言设计多路复用器。掌握 generic的使用,能运用设计参原创 2021-04-14 23:48:37 · 1679 阅读 · 0 评论