AHB总线—wrap burst的理解

最新推荐文章于 2024-04-28 17:01:27 发布
原创 最新推荐文章于 2024-04-28 17:01:27 发布 · 2.2k 阅读 · 23 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#前端 #fpga开发

文章详细介绍了AHB总线的Burst传输模式，包括Incrementingbursts和Wrappingbursts。Incrementingbursts是顺序地址增加，而Wrappingbursts在越界时会回绕。以HSIZE=010(word)和HBURST=WRAP4为例，展示了如何计算Wrappingbursts模式下的传输地址，解释了地址计算规则和数据传输过程。

目录

一、Burst operation

  • AHB总线支持4、8和16拍的burst、未定义长度的burst以及单次传输。Burst传输包括 incrementing bursts和wrapping bursts。
  • HBURST[2:0]控制Burst类型
HBURST[2:0] 类型 描述
b000 SINGLE Single burst
b001 INCR Incrementing burst of undefined length
b010 WRAP4 4-beat wrapping burst
b011 INCR4 4-beat incrementing burst
b100 WRAP8 8-beat wrapping burst
b101 INCR8 8-beat incrementing burst
b110 WRAP16 16-beat wrapping burst
b111 INCR16 16-beat incrementing burst
最低0.47元/天 解锁文章
AMBA总线协议（5）——AHB（三）：猝发传输
apple_53311083的博客
08-22 3404
在本文中我们展现了AHB猝发传输的具体细节，学习了猝发的类型和具体传输方式，着重讲解了四拍回卷猝发，猝发是AHB传输中非常重要的一部分。
ahb-burst编码含义
qq_45926544的博客
02-12 1221
不定长操作，master不告诉总线，也不告诉slave这个burst有多长，发大于等于1个的操作，地址是累加的，长度不定；还不能中断他，可以发split暂时中断；32位总线，一个cycle传4个byte burst4传16个byte，burst在16个byte对齐的空间里面传。32位传输 一个周期4byte burst4 4x4 在16byte对齐的地址传。incr base_addr一直增加。1.single：只发一笔操作。3.incr4和wrap4。2.incr:不定长操作。
AHB Burst INCR、WRAP 介绍，WRAP Boundary 计算
u011536527的博客
12-12 3022
AHB burst wrap boundary size 计算
AMBA-AHB Lite协议
Sisyphus415的博客
03-19 5599
AHB-Lite协议（AMBA3 AHB-Lite Protocol）
【AHB协议解读 三】传输（Transfers）
热门推荐
qq_41849447的博客
05-16 2万+
3.1 基本传输 AHBlite传输包含两个phase： Address：持续一个HCLK，除非之前的传输未完成而延长 Data：可能需要几个HCLK，通过HREADY信号来控制整个完成周期持续的HCLK个数 HWRITE控制着数据传输的方向： 若为高电平，则表明是写传输，master在写数据总线上传递数据HWDATA 若为低电平，则在slave上体现为读传输，slave必须产生一个读数据HRDATA在读数据总线上 3.1.1 无等待传输 下面是读写两种无等待传输波形，可以看出，在这种最简单的情况下
AMBA-AXI（一）burst 传输-INCR/WRAP/Fixed
m0_38037810的博客
02-26 8600
AXI burst 传输介绍， incr， wrap，fixed
AXI中的wrap burst
Grady
03-10 2149
协议：AMBA® AXI and ACE Protocol Specification ISSUE H.c AXI has the following rules governing the use of bursts: • For wrapping bursts, the burst length must be 2, 4, 8, or 16. • A burst must not cross a 4KB address boundary. • Early termination of bursts is
AMBA AHB的burst termination
W1Z1Q的专栏
06-24 2117
本文讲述了AMBA AHB协议中可能发生burst termination的场景。
ahb为什么定义wrap-burst-type，ddr要支持wrap
qq_45926544的博客
02-12 1033
cpu连续两次访问同一个地址，cache看到cache缓存空间中有这个地址的数据，就不用再访问下面的slave，把这个地址的数据拿给cpu直接用，cpu访问的地址 在cache里面没有hit，这时候就要从memory取。cache的更新是一条line一条line的更新，为了cache管理简单一点，看有没有被hit的时候简单一点。如果cache发现 cpu要访问的地址不在cache里，需要把这个数据刷上来。定义cache line的size是16byte；cpu访问的时候 要用wrap和cache有关。
《每日一题》NO.30：画出AHB INCR4 burst 读写传输时序图，INCR4/WRAP4区别
Eecourse的博客
01-26 1800
每日一题，快来解答吧~
HyperBus中的两种突发传输方式，即Linear Burst（线性突发）和Wrapped Burst（回绕突发）
兴趣使然的ICer
03-25 1250
在实际应用中，需要根据硬件平台、系统架构以及应用需求来选择合适的突发传输方式，以实现高效的数据传输和性能优化。在这种模式下，数据传输同样从指定的起始地址开始，但当达到某个预设的边界或限制时，地址会回绕到指定的起始地址或某个固定的起始点，并继续传输。Linear Burst模式下，数据传输从指定的起始地址开始，并连续进行，直到达到指定的突发长度或遇到边界限制。HyperBus中的两种突发传输方式，即Linear Burst（线性突发）和Wrapped Burst（回绕突发），是两种用于连续数据传输的机制。
AHB传输---突发操作
意大利炮修理师的博客
04-28 2392
图3-12 展示了未定义长度的增量突发。
AXI4 Increase burst / wrap burst/ fix burst 和 narrow transfer
zgcjaxj的博客
10-31 6978
AXI (Advanced extensible Interface) 协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）4.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。 Increase / wrap / fix 是AXI协议中read/write data burst 传输的三种类型，burst传输就是master发1个request，但可以携带或需求(write request or read request) 比
关于AHB总线回环突发 wrap burst模式地址的理解
简单同学
06-17 1万+
AHB的学习笔记1-两级流水线和Burst传输
qq_28541715的博客
03-27 2179
1、 AHB是两级流水线 先地址和再数据，单周期操作 相关问题：AHB是流水的吗？是几级流水？如果这一拍是地址且有数据，那么下一拍地址能改吗？ 两级流水，先地址再数据。下一拍只要Hready有效，地址就可以改。（考察AHB的单周期传输） 2、Burst传输 Burst用通俗的语言就是一次发一串数据，那么这一串数据的具体形式由Burst[2:0]和Hsize[2:0]有关；Burst分为回环（wrap）和增量（incr），增量相对于回环要简单一些。 （1） 比如Burst为INCR4，那么就是这一串数据有4
AHB总线协议
weixin_45857247的博客
10-16 3851
1.ahb协议详解； 2.ahb接口； 3.htran/hburst/hsize/hresp 4.hreadyout 与hready_in;
痞子衡嵌入式：i.MXRT中FlexSPI外设对AHB Burst Read特性的支持
痞子衡嵌入式
04-23 855
　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家介绍的是FlexSPI外设对AHB Burst Read特性的支持。 　　痞子衡之前写过一篇关于FlexSPI LUT的文章 《从头开始认识i.MXRT启动头FDCB里的lookupTable》，这个LUT机制是i.MXRT上能够实现对串行NOR Flash进行AHB读访问的原因(也是程序能够XiP原地执行的基础)。那篇文章的最后留了...
AHB总线学习
岸边水的博客
09-16 3510
AHB总线的主要特征 支持burst传输 单时钟边沿触发的操作 非三态实现 宽的数据总线配置 64,128,256,512和1024bits 总线结构 对于单master的AHB总线来说，主要包含master，decoder，multiplexor以及salves，对于多masters的情况，还需要加入arbiter来进行仲裁 Master interface Slave interface Decoder diagram 对于decoder来说，因为有多个的slave，所以需要对地址进行译码
AHB总线的signal和burst连接
最新发布
05-27
### AHB总线中Signal和Burst连接的工作原理与实现方式 #### 信号的作用及其分类 在ARM的AMBA AHB（Advanced High-performance Bus）总线架构中，信号被分为几类以支持高效的数据传输。其中关键的信号包括但不限于`HADDR`、`HSIZE`、`HBURST`、`HPROT`以及`HWRITE`等[^3]。 - **HADDR**: 表示传输的目标地址。 - **HSIZE**: 定义每次传输的数据大小（字节级别），可以是8位、16位或32位等。 - **HBURST**: 描述突发传输模式，决定了后续传输如何进行地址更新。常见的突发类型有INCR（增量）、WRAP4/8/16（循环突发）等。 - **HPROT**: 提供保护信息，用于指示访问属性，比如特权级、缓存行为等。 - **HWRITE**: 指明当前操作是写入还是读取。 这些信号共同协作来定义每一次事务的具体细节，并通过组合不同的参数值适应多种应用场景需求。 #### Burst传输机制详解 对于连续的大批量数据交换而言，采用单一固定目标位置逐次单独请求显然效率低下；因此引入了burst概念——允许一次性发起多次关联紧密的小规模传送动作集合而成的整体过程称为一个完整的burst transaction。在此过程中： - Master设备会预先设定好初始条件并启动整个序列； - Slave端一旦检测到来自Master侧发出的相关标志，则明白自己正处于某个更大型号活动的一部分当中而非孤立事件之中； - 接下来按照既定规则维持原有配置不变的同时仅改变部分字段内容完成剩余环节直至结束为止[^2]。 具体来说，在每一个独立阶段内部除了可能依据特定策略调整实际物理定位之外其余各方面均需保持稳定状态直到全部子项处理完毕之后才会重新评估是否需要更改全局设置或者切换至其他任务流程之上继续前进下去。 以下是伪代码展示了一个简单的AHB burst逻辑框架： ```c // 初始化第一个beat的信息 set_initial_values(); for(int i=0;i<total_beats;i++) { send_data_to_slave(); if(i != total_beats -1){ prepare_next_address(); // 根据HBURST类型计算下一个地址 } } ``` 此段程序片段展示了在一个典型的burst周期里是如何逐步推进各个组成部分之间的相互作用关系链路结构图谱形式呈现出来以便于理解掌握其内在规律特点所在之处更为清晰直观可见一斑而已矣乎哉！ ---
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值