![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
quartus
jevonone
数字芯片设计工程师
展开
-
基于quartus的FPGA实际开发流程
前言:在写这篇文章之前,大量的查找FPGA的开发流程资料。感觉网络上的开发流程书写都是复制粘贴,没有任何的实质性的实践流程,都是泛泛而谈,有思想却很空洞。现在我总结一下使用quartus软件进行FPGA开发流程的介绍,另外本人是高校在读生,只从在读生的角度看待问题。我认为的开发流程:首先是确定完成的思路框架,其中重点包括需要达到什么功能,选择什么芯片及工具,划分为几个模块进行。在这个工程开始...原创 2019-07-08 10:43:26 · 3396 阅读 · 0 评论 -
quartus软件中FIFO配置过程
FIFO的配置过程介绍1、建立FIFO2、建立一个新的3、找到FIFO选择Verilog hdl 并命名。4、然后到了设置界面这里包括:位宽设置为16,深度设置为1024,选择输入时钟与输出时钟不同。然后,选择默认5、然后选择输出的信号第三页(第二页默认),因为这是同步FIFO即读写频率一致,所以不需要考虑是否处在数据溢出或者空的情况,只需要设置足够的FIFO深度即可。...原创 2019-07-07 15:10:53 · 5546 阅读 · 1 评论