2020届大疆FPGA开发工程笔试题概要

首先,昨天刚做完大疆笔试题。总的来说,非常的难,比其他公司的题大概难上百分之50。

第二,大疆的题目不仅仅包括FPGA开发流程,还包括IC设计后端即芯片测试和芯片设计,还有systemverilog以及C语言编程。

第三,往年别人写的都是经验之谈,不是假的。我就是因为没相信导致部分原题变种没有做出来,比如CPU启动过程。

再说一句笔试前批比后批简单。个人观点。

大概的题目有:

1、是FPGA开发相关的题,这些题常规题就不记得了。有一半是时序分析相关。

2、芯片测试block

3、DFT

4、正则表达式

5、RSIC

6、systemverilog编程

7、时序优化方案

8、传递函数

9、芯片管脚设计

10、IC电源设计技巧

11、芯片启动过程

12、存储器功耗减低方案

13、逻辑分析仪测试

14、芯片降噪设计

15、芯片制造工艺

16、数字通信

17、c语言编程题

18、FPGA概念以其他不同

19、存储器缓存构架

20、串联反向器频率计算

21、采样频率

大概就这样,还有一些我自己能做出来的FPGA开发题。

 

  • 2
    点赞
  • 25
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
jxf205-fpga开发工程笔试题是一个针对FPGA(Field Programmable Gate Array)开发工程师的笔试题FPGA是一种可编程的逻辑芯片,可根据设计需要重新配置其硬件电路。以下将就这个笔试题进行回答。 FPGA开发工程师是负责使用HDL(硬件描述语言)来设计、开发和测试FPGA的专业人士。这些工程师需要具备深厚的FPGA硬件知识、熟练的HDL编程技能以及丰富的电路设计经验。 在笔试题中,可能会包含一些关于FPGA开发的基础知识和编程技巧的问。例如,可能会涉及如何使用VHDL或Verilog编程语言编写一个简单的FPGA设计,如何使用FPGA开发工具(如Xilinx ISE或Vivado)进行设计和仿真,以及如何评估和优化FPGA设计的性能。 此外,笔试题可能会要求解决一些特定的FPGA设计问,如时序约束、时钟分配、布线和时序优化等。这些问对于一个合格的FPGA开发工程师来说是常见的挑战,需要工程师具备扎实的理论基础和解决问的能力。 最后,笔试题可能还会涉及到一些FPGA开发中常用的外设接口和协议,如UART、SPI、I2C和PCIe等。对于一个优秀的FPGA开发工程师来说,熟悉这些接口和协议,能够设计和实现各种外设接口,是非常重要的技能。 综上所述,作为一名FPGA开发工程师,需要掌握FPGA硬件知识、HDL编程技巧、电路设计经验以及熟悉外设接口和协议。通过扎实的理论基础和实践经验,能够解决各种FPGA设计和开发中的问

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值