逐次逼近型ADC(SRA ADC)的学习1.0

一.逐次逼近型ADC（SAR-successive approximation register）的学习与研究
1.1逐次逼近型ADC的基本电路结构及原理

1）Vin为模拟信号，该模拟信号经过 sample and hold 电路后连接到比较器的正输入端；
2）SAR控制逻辑控制DAC产生参考电压Vref的一定的倍数的电压，输出电压Vdac连接到比较器的负输入端；
3）两输入信号经过比较器比较后输出1或者0；
4）输出的1或者0影响SAR控制逻辑从而影响着DAC的输出电压；
5）当DAC的电压逼近Vin的采样电压后，可以输出数字逻辑电平，从而将模拟信号转换成了数字信号。
6）举例说明：输入信号的采样电压Vs是2.3V，参考电压Vref是5V，三位的SAR ADC；
对于第一次逼近，Vs与1/2Vref进行比较，2.3<2.5所以第一位为0。对于第二次逼近，Vs与1/4Vref进行比较，2.3>1.25所以第二位为1.对于第三次逼近，Vs与1/4Vref+1/8Vref进行比较，2.3>1.875所以第三位为1。最终ADC输出为011。
可以想象ADC控制逻辑的位数越高越准确。
可以写出ADC控制逻辑控制DAC逼近模拟信号的公式
V i n = V r e f （ 1 2 D   n − 1   + 1 4 D   n − 2    + . . . + ( 1