逐次逼近型ADC(SRA ADC)的学习1.1

2.1采样开关设计
模拟信号接到采样保持电路，采样保持电路的性能直接影响SAR ADC的增益误差、非线性误差、速度和精度。

基本的采样保持电路如上图。当采样信号SAMPLE为高电平时，采样开关闭合采样输出信号等于输入信号，，并给采样电容Cs充电；当采样信号为低电平，采样开关断开，因为采样电容没有放电回路，所以采样输出维持不变。
2.1.1MOS管

当输入信号为0，采样信号为高电平，采样输出信号为高电平，此时MOS管处于饱和区。采样输出电压开始下降，当采样数出电压下降到V_DD-V_TH时，MOS管处于线性区，电容继续放电，直至采样输出信号为0；

当输入信号为1，采样信号为高电平，采样输出信号为低电平时，MOS管处于饱和区，开始对采样电容充电，当采样输出信号上升到V_DD-V_TH时，MOS管处于截止区，但由于亚阈值导电，采样输出电压最终会上升到V_DD。
2.1.2采样开关的非理想因素
1）导通电阻