利用D触发器和异或门实现两个IO解读电机编码器的计数值和方向

最新推荐文章于 2023-11-17 23:21:25 发布
最新推荐文章于 2023-11-17 23:21:25 发布
阅读量815 收藏 3
点赞数
分类专栏： 电赛 文章标签： 单片机 stm32 嵌入式硬件 编码器 51单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44457994/article/details/121201113
版权

目录

iPad Pro 2020
14.8.1
仿真软件：iCircuit

       突发奇想，做个记录。应该可以用于诸如51单片机、Arduino或是电赛中可能用到的MSP430G2553这类外设十分稀缺的单片机上。一个想法，啊，不一定对。
在这里插入图片描述

       黄色波形是编码器A相，绿色波形是编码器B相，红色波形实现了双边缘检测，可以接到单片机的外部中断引脚或计数器输入引脚，紫色波形实现方向的判断，接到一个输入引脚就行。

反转变正转

在这里插入图片描述

正转变反转

在这里插入图片描述

在这里插入图片描述

乙酸氧铍
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
（1）D触发器verilog描述
kouq123的博客
11-18 6817
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
利用D触发器做正交编码器鉴相
w237838的博客
10-19 401
在Stm32中，定时器有专门的编码器测速模式来实现硬件测速和鉴相(需要占用一整个定时器)，但是在实际应用中，我们的定时器资源是很有限的，而且有些MCU是不带编码器测速模式的。正交编码器会输出A、B两相方波信号，我们可以直接测单位时间内任一相方波信号的上升沿或下降沿的个数来等效出一个速度，但是要测电机的转向，还需要看A、B两相的相位差。在AC2、AC1分别接入A、B两相方波信号，然后在使用时用单片机读取OUT1的电平，即可判断当前电机转向(实际的电机转向和高低电平的对应关系需要具体判断)。
[转]使用D触发器制作正交编码器的鉴相电路
ddk43521的博客
08-31 1279
我们在做伺服电机控制的时候，一般会用到正交编码器做速度和位置的反馈控制，这里只提增量式正交编码器，其输出一共有三根线，如下图所示，即A相、B相和Index相，其中A相和B相为互差90度的方波或者正弦波脉冲（可以整形成方波），每转一圈会有若干个脉冲输出（输出脉冲的个数决定了编码器的分辨率，我们常称之为线数），用来测量速度和位置，而Index相则每转一圈只输出一个脉冲，用来做误差矫正（可以消...
数字电路-D触发器详解及其在编码器解码电路中的应用
BUG从入门到精通
10-20 1万+
真的是书到用时方恨少！几个月前，毕业的时候大把的书被按斤卖掉，现在想找一本数电书再复习一下触发器都变得难，又不舍得买。。。。今天遇到一个解码编码器的触发器鉴相电路，看到D触发器一下蒙了，似乎懂，但又不懂的样子，还没找到数电书，网上搜了搜，还是简单总结一下。 要了解D触发器，首先要了解RS触发器和同步RS触发器这些，SO,,,一步一步来 RS触发器 工作原理： S‘=0，R’=1：无论bai触发器du原来处于何种状态，由于S=0，则Q=1，Q非=0，触发器处于“1”态（或称置zhi位状态）。触发器的状
AB相编码器与正交解码，绝对值编码器
热门推荐
YuanXu's Blog
05-20 5万+
AB相编码器与正交解码，绝对值编码器： 一、增量式编码器： 欧姆龙的编码器一般为AB相增量式编码器，在输出方式上分为电压输出和集电极开路输出两种输出方式。其中集电极开路输出在采集脉冲是需要加一个上拉电阻。同时编码器还有一个Z相信号，即编码器机械零位信号，每当编码器转到机械零位，Z相输出一个脉冲，可用于矫正脉冲长时间的积分误差。 二、正交解码： 如果只是采集A相或B相的脉冲数，只能测量转速的...
编码器改造，得到方向和脉冲
lmf666的博客
09-10 1608
网上有比较多方案，就是利用D触发器，将脉冲AB相两个输入，然后如果A、B两个相序改变，那么输出的Q端的电平发生改变。 前面的是施密特整型电路，由于带编码的电机编码电路部分已经带了整型，所以可以不用这个。（待验证）。 后面的将A和B相分别接入到D触发器的clock脉冲和D输入端，在输出的Q端，得到方向信号。 可以输入到单片机中，接收该信号，知道电机的方向。 测A或者B的脉冲的频率就得到速度了。但是如果换方向，会发生波形的刺，会导致误判方向的情况。 初步思路解决是延时去抖的方法，或者加硬件去抖动电路。 去掉
FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器，并用Modelsim仿真
06-22
下面是一个简单的VHDL代码示例，演示了如何使用D触发器和反相器实现分频器： ```vhdl entity clock_divider is Port ( clk : in std_logic; -- 输入时钟 reset_n : in std_logic; -- 低电平复位 divided_clk : ...
使用D触发器制作正交编码器的鉴相电路
08-10
"使用D触发器制作正交编码器的鉴相电路" 正交编码器是伺服电机...使用D触发器制作正交编码器的鉴相电路可以实现伺服电机的方向控制，且可以根据成本考虑选择单D触发器或双D触发器来实现单个或多个旋转编码器的鉴相。
基于数据选择器和D触发器的多输入时序电路设计
11-06
在SSI时序逻辑电路设计中，遵循的设计准则是：在保证所设计的时序逻辑电路具有正确功能的前提下，触发器的激励函数应最小化，从而简化电路结构。...　用1个D触发器和1个2选1数据选择器构成多输入时序网络的基本
同步D触发器和异步D触发器.pdf
04-01
同步D触发器和异步D触发器是数字电路设计中重要的基本组件，它们在时序逻辑电路中扮演着至关重要的角色。本实验通过对比这两种触发器的工作原理和特性，帮助理解同步与异步电路的不同。 同步D触发器是一种时序电路...
D触发器_寄存器
07-04
第17讲D触发器_寄存器,时序逻辑电路，硬件设计
数电电路multisim仿真电路逻辑门编码器译码器触发器计数器电路抢答器数字电路39个合集.zip
08-21
数电电路multisim仿真电路逻辑门编码器译码器触发器计数器电路抢答器数字电路39个合集 100进制电路测试.ms10 100进制电路测试.ms10 (Security copy) 74LS161测试电路.ms10 74LS161测试电路.ms10 (Security copy) 74...
FPGA实战-两个D触发器的疑惑
VCA821的博客
08-23 7388
因为去实习，所以最近都没有更新，特来更新一发。 最近发现一个问题，就是很多代码中会特地的新建一个D触发器用来锁存信号，让很多人都比较疑惑，明明一个D触发器就可以检测输入是上升沿和下降沿，为什么要用两个？第二个触发器的作用是什么呢？我们举一个最简单的例子，按键的输入控制输出，可以从代码和RTL图中看出不同 下面是用一个D触发器的代码（接下面的图是rtl图） `timescale 1ns / ...
Quartus实现D触发器及时序仿真
m0_46145395的博客
04-06 2682
目录一、D触发器的简介二、 Quartus-II设计D触发器并验证三、Quartus-II调用D触发器并验证四、Quartus-II中用Verilog语言设计D触发器并验证 一、D触发器的简介 D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。 因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。 D触发器有集成触发器
【2021山东大学数字逻辑实验6】 八位寄存器
Elford的博客
07-10 4520
1、实验内容 ①采用D触发器实现同步模4可逆计数器 在掌握同步时序逻辑电路设计方法的基础上，要求采用D触发器、二输入与非门、三输入与非门和异或门设计一个可逆模4计数器，其框图如图3.11所示，其中CP为计数脉冲输入端，CON为可逆计数器的控制端（CON=1进行加计数，CON=0进行减计数），Q2Q1位计数输出端，Z为进位端。同步模4可逆计数器原理图如图3.12所示。 ②采用JK触发器实现同步模4可逆计数器 实验原理如教材所示： 2、实验原理图 ①用D触发器实现： 引脚分配图： ②用JK触发器实现：
实验二 编码器及其应用
胡毛毛的博客
04-21 1万+
目录一、实验预习要求二、实验目的三、实验原理1、4-2编码器2、8-3线优先编码器74LS148四、实验设备与器件五、实验内容与步骤六、实验报告要求 一、实验预习要求 1、复习有关编码器的工作原理和设计方法。 2、熟悉所用集成电路的引脚功能。 2、根据实验内容，画出所需的实验线路及记录表格。 二、实验目的 1、掌握一种门电路组成编码器的方法。 2、掌握8-3线编码器74LS148的逻辑功能和使用方法。 3、学会使用实验的方法来检验所设计电路的正确性。 三、实验原理 编码是将具有特定意义信息编成二进制代码的过
实验四：编码器-解码器电路设计及Multisim软件仿真
最新发布
2201_75365698的博客
11-17 742
本次实验通过使用74LS148编码器芯片和74LS138译码器芯片，实现了一个四路抢答器的电路设计。通过本次实验，我们不仅加深了对编码器和译码器的理解，还提高了Multisim软件的使用能力，并成功实现了一个四路抢答器的电路图。
使用D触发器制作正交编码器的鉴相电路(转)
vigour1000的专栏
01-19 8224
繁忙的六月这么快就过去了，今天在跟同事聊天还在感慨“时间都去哪儿了”，发现要想时间过的快就得让自己忙起来，马上过去的六月真是把我忙的昏天黑地的 （当然，偶尔熬个夜看个世界杯还是有的，不过也是真的有点忙，呵呵），所以一直疏于管理和更新自己博客的这一亩三分地儿，趁着月底忙里抽个闲赶紧补几篇经验博客，扫扫灰，呵呵。 我们在做伺服电机控制的时候，一般会用到正交编码器做速度和位置的反馈控制，这里只提增量式
D触发器
Ding_ding_fly的博客
02-05 1万+
D触发器 1.     一个基本的上升沿D触发器 根据上面的电路符号和功能表不难看出，一个基本的D 触发器的工作原理为：当时钟信号的上升沿到来时，输入端口D 的数据将传递给输出端口Q 和输出端口Q。在此，输出端口Q 和输出端口Q 除了反相之外，其他特性都是相同的。 程序如下： module D_flip_flop(     input [1:0] d,     input
使用两个D触发器和一个异或门实现四分频并说出其中原理。
06-07
可以使用两个D触发器和一个异或门来实现四分频。具体实现步骤如下： 1.将一个D触发器的时钟输入端口连接到一个时钟信号源，将该D触发器的输出端口连接到一个异或门的一个输入端口。 2.将异或门的另一个输入端口连接到该D触发器的输出端口，并将异或门的输出端口连接到另一个D触发器的时钟输入端口。 3.将另一个D触发器的输出端口连接回到异或门的第一个输入端口。 4.这样，当时钟信号的上升沿到来时，第一个D触发器会输出一个高电平信号到异或门的第一个输入端口，同时第二个D触发器会被触发，将第一个D触发器的输出信号反向输出到异或门的第二个输入端口。因为异或门只有在两个输入端口的信号不同时才会输出高电平信号，所以只有当第一个D触发器和第二个D触发器的输出信号不同时，异或门才会输出高电平信号。 5.这样，每四个时钟脉冲之间，异或门会输出一个高电平信号，实现了四分频的功能。 整个电路的工作原理是基于时序逻辑电路的触发原理。当时钟信号上升沿到来时，第一个D触发器会将其输入信号存储到输出端口，并将输出端口的信号传递到异或门的第一个输入端口。同时，第二个D触发器会被触发，将第一个D触发器的输出信号反向输出到异或门的第二个输入端口。异或门会判断两个输入端口的信号是否不同，如果是，则输出高电平信号；否则，输出低电平信号。因此，当第一个D触发器和第二个D触发器的输出信号不同时，异或门会输出高电平信号，实现了四分频的功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

乙酸氧铍

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值