AD9371 Crossbar 和 I、Q数据 映射JESD204B传输层

已于 2023-11-23 09:54:27 修改
阅读量1.7k 收藏 22
点赞数 5
文章标签： fpga开发 网络 经验分享 fpga 信号处理 无线通信
于 2023-11-09 19:05:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44630490/article/details/134310183
版权

AD9371 系列快速入口

AD9371+ZCU102 移植到 ZCU106 ： AD9371 官方例程构建及单音信号收发

ad9371_tx_jesd -->util_ad9371_xcvr接口映射： AD9371 官方例程之 tx_jesd 与 xcvr接口映射

AD9371 官方例程 时钟间的关系与生成 ： AD9371 官方例程HDL详解之JESD204B TX侧时钟生成（一）

JESD204B相关IP端口信号 ： AD9371 官方例程HDL JESD204B相关IP端口信号

裸机程序配置 AD9528、AD9371、FPGA IP： AD9371 官方例程裸机SW 和 HDL配置概述（一）

AD9371 主函数： AD9371 官方例程 NO-OS 主函数 headless 梳理（一）

AD9371 主函数： AD9371 官方例程 NO-OS 主函数 headless 梳理（二）

文章目录

前言

从FPGA中的 JESD204B 传输层 tx/rx 基带数据时，I、Q两路 谁占据传输层 组/解帧 时转换器 M0 的位置，谁占据转换器 M1 的位置，才能正确通过AD9371射频 ？

下述内容假设 TX sample =122.88M，RX 和 RX_OS sample =122.88M；TX 和 RX M=4 , RX_OS M=2；TX L=4, RX 和 RX_OS L=2；

TX传输层要求格式 ， [ M3S1, M3S0, M2S1, M2S0, M1S1, M1S0, M0S1, M0S0]
RX传输层输出格式 ， [ M3S0, M2S0, M1S0, M0S0]
RX_OS传输层输出格式，[ M1S1, M1S0, M0S1, M0S0]

Lane通道之间的连接关系见 AD9371 官方例程之 tx_jesd 与 xcvr接口映射

一、TXDeframer 的 DAC Crossbar 和 Lane Crossbar

官方例程 TX 分配 4个 LANE和4个转换器M

DAC Crossbar 被一直配置为 framerADC_XBar = 0xB1 = 1011 0001

Lane crossbar 被一直配置为 laneXbar= 0xE4 = 1110 0100;

即 ：
LANE0 —> DEFRAMER INPUT 0 —> DEFRAMER OUTPUT 0 —> Tx1 I
LANE1 —> DEFRAMER INPUT 1 —> DEFRAMER OUTPUT 1 —> Tx1 Q
LANE2 —> DEFRAMER INPUT 2 —> DEFRAMER OUTPUT 2 —> Tx2 I
LANE3 —> DEFRAMER INPUT 3 —> DEFRAMER OUTPUT 3 —> Tx2 Q
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
即：

SERDIN0 ——> LANE 0 ——>DEFRAMER INPUT 0 ——> DAC0 ——> DEFRAMER OUTPUT 0 ——> Tx1 I
SERDIN1 ——> LANE 1 ——>DEFRAMER INPUT 1 ——> DAC1 ——> DEFRAMER OUTPUT 1 ——> Tx1 Q
SERDIN2 ——> LANE 2 ——>DEFRAMER INPUT 2 ——> DAC2 ——> DEFRAMER OUTPUT 2 ——> Tx2 I
SERDIN3 ——> LANE 3 ——>DEFRAMER INPUT 3 ——> DAC3 ——> DEFRAMER OUTPUT 3 ——> Tx2 Q

二、RXFramer 的 ADC Crossbar 和 Lane Crossbar

官方例程 RX 分配 2个 LANE和4个转换器M

ADC Crossbar 被一直配置为 framerADC_XBar = 0xB1=1011 0001

Lane Crossbar 根据RX 转换器M 的数量
M=4，framerLaneXbar = 0x08=0000 1000; 使用 Rxframer outputs 0 and 2
M=2，framerLaneXbar = 0x04; 使用 Rxframer outputs 0 and 1

文章后续默认 M=4，framerLaneXbar = 0x08;

在这里插入图片描述

Rx1 I ——>RXFramer INPUT 0 ——>ADC0 ——> RXFramer OUTPUT 0 ——> LANE 0 ——> SERDOUT0
Rx1 Q ——>RXFramer INPUT 1 ——>ADC1 ——> RXFramer OUTPUT 0 ——> LANE 0 ——> SERDOUT0
Rx2 I ——>RXFramer INPUT 2 ——>ADC2 ——> RXFramer OUTPUT 2 ——> LANE 1 ——> SERDOUT1
Rx2 Q ——>RXFramer INPUT 3 ——>ADC3 ——> RXFramer OUTPUT 2 ——> LANE 1 ——> SERDOUT1

三、ObsRxFramer 的 ADC Crossbar 和 Lane Crossbar

官方例程 ObsRx 分配 2个 LANE和2个转换器M

ADC Crossbar 被一直配置为 framerADC_XBar = 0xB1=1011 0001

Lane Crossbar 被一直配置为 framerLaneXbar = 0x40=0100 0000; 使用 ObsRxframer outputs 0 and 1
在这里插入图片描述

在这里插入图片描述

Rx_OS I ——> ObsRxFramer INPUT 0 ——>ADC0 ——> ObsRxFramer OUTPUT 0 ——> LANE 2 ——> SERDOUT2
Rx_OS Q ——>ObsRxFramer INPUT 1 ——>ADC1 ——> ObsRxFramer OUTPUT 1 ——> LANE 3 ——> SERDOUT3

四、TX 的 I、Q 映射关系

第一节内容结合 Lane通道之间的连接关系 AD9371 官方例程之 tx_jesd 与 xcvr接口映射 ，可得到TX:

tx_phy0(tx_jesd) ——> SERDIN0 ——> Tx1 I
tx_phy1(tx_jesd) ——> SERDIN1 ——> Tx1 Q
tx_phy2(tx_jesd) ——> SERDIN2 ——> Tx2 I
tx_phy3(tx_jesd) ——> SERDIN3 ——> Tx2 Q

链路层：

而在 axi_ad9371_tx_jesd/tx IP核逻辑中输入数据 tx_data 经过加扰，字符替换标志后，输出 phy_data

tx_data(tx_jesd) ——> phy_data (tx_jesd)

phy_data [ 31: 0] (tx_jesd) = tx_phy0(tx_jesd)
phy_data [63:32] (tx_jesd) = tx_phy1(tx_jesd)
phy_data [95:64] (tx_jesd) = tx_phy2(tx_jesd)
phy_data [127:96] (tx_jesd)= tx_phy3(tx_jesd)

传输层

dac_ddata（tpl_core） ——> link_tdata（tpl_core） ——> tx_data(tx_jesd)

dac_ddata 格式 ：[ M3S1, M3S0, M2S1, M2S0, M1S1, M1S0, M0S1, M0S0]

经过 组帧得到 link_tdata，link_tdata格式 Octets LSB first ：

[ M3S1[OL], M3S0[OL], M2S1[OL], M2S0[OL], M1S1[OL], M1S0[OL], M0S1[OL], M0S0[OL]]

注意 ： MmSn[OL] = { MmSn [7:0] ，MmSn [15:8] }

即：

M0S1, M0S0 ——> M0S1[OL], M0S0[OL] ——> tx_phy0(tx_jesd) ——> SERDIN0 ——> Tx1 I
M1S1, M1S0 ——> M1S1[OL], M1S0[OL] ——> tx_phy1(tx_jesd) ——> SERDIN1 ——> Tx1 Q
M2S1, M2S0 ——> M2S1[OL], M2S0[OL] ——> tx_phy2(tx_jesd) ——> SERDIN2 ——> Tx2 I
M3S1, M3S0 ——> M3S1[OL], M3S0[OL] ——> tx_phy3(tx_jesd) ——> SERDIN3 ——> Tx2 Q

五、RX 的 I、Q 映射关系

第二节内容结合 Lane通道之间的连接关系 AD9371 官方例程之 tx_jesd 与 xcvr接口映射 ，可得到RX:

{ Rx1 Q[7:0]，Rx1 Q[15:8]，Rx1 I[7:0]，Rx1 I[15:8] } ——> SERDOUT0 ——> rx_phy0(rx_jesd)
{ Rx2 Q[7:0]，Rx2 Q[15:8]，Rx2 I[7:0]，Rx2 I[15:8] } ——> SERDOUT1 ——> rx_phy1(rx_jesd)

链路层：

phy_data [ 31: 0] (rx_jesd) = rx_phy0 (rx_jesd) = rx_0 (ad9371_xcvr)
phy_data [63:32] (rx_jesd) = rx_phy1 (rx_jesd) = rx_1 (ad9371_xcvr)

而在 rx_jesd/rx IP核逻辑中，输入数据 phy_data 经过解扰等操作后输出 rx_data

phy_data(rx_jesd) ——> rx_data(rx_jesd) ——> link_data(rx_ad9371_tpl_core/tpl_core)

传输层

link_data(rx_ad9371_tpl_core/tpl_core） ——> adc_data（rx_ad9371_tpl_core/tpl_core）

link_data 格式 ：[ M3S0[OL], M2S0[OL], M1S0[OL], M0S0[OL]]

注意 ： MmSn[OL] = { MmSn [7:0] ，MmSn [15:8] }

经过 解帧得到 adc_data，adc_data 格式 samples LSB first ：

[ M3S0, M2S0, M1S0, M0S0]

即：

M1S0, M0S0 ——> M1S0[OL], M0S0[OL] ——> rx_phy0 (rx_jesd) ——> Rx1 Q，Rx1 I
M3S0, M2S0 ——> M3S0[OL], M2S0[OL] ——> rx_phy1 (rx_jesd) ——> Rx2 Q，Rx2 I

即：
Rx1 I ——> M0S0，Rx1 Q ——> M1S0，Rx2 I ——> M2S0，Rx2 Q ——> M3S0

六、RX_OS 的 I、Q 映射关系

第三节内容结合 Lane通道之间的连接关系 AD9371 官方例程之 tx_jesd 与 xcvr接口映射 ，可得到RX_OS:

Rx_OS I [OL] —— > SERDOUT2 ——> rx_2(xcvr) ——> rx_phy0(rx_os_jesd)
Rx_OS Q [OL] ——> SERDOUT3 ——> rx_3(xcvr) ——> rx_phy1(rx_os_jesd)

Rx_OS 类似 RX 中的形式，简略为 Rx_OS I、Q [OL]

链路层：

phy_data [ 31: 0] (rx_os_jesd) = rx_phy0 (rx_os_jesd) = rx_2 (ad9371_xcvr)
phy_data [63:32] (rx_os_jesd) = rx_phy1 (rx_os_jesd) = rx_3 (ad9371_xcvr)

而在 rx_os_jesd/rx IP核逻辑中，输入数据 phy_data 经过解扰等操作后输出 rx_data

phy_data(rx_os_jesd/rx) ——> rx_data(rx_os_jesd) ——> link_data(tpl_core)

传输层

link_data(tpl_core） ——> adc_data（tpl_core）

link_data 格式 ：[ M1S1[OL], M1S0[OL], M0S1[OL], M0S0[OL]]

注意 ： MmSn[OL] = { MmSn [7:0] ，MmSn [15:8] }

经过 解帧得到 adc_data，adc_data 格式 samples LSB first ：

[ M1S1, M1S0, M0S1, M0S0]

即：

M0S1, M0S0 ——> M0S1[OL], M0S0[OL] ——> rx_phy0 (rx_os_jesd) ——> Rx_OS I
M1S1, M1S0 ——> M1S1[OL], M1S0[OL] ——> rx_phy1 (rx_os_jesd) ——> Rx_OS Q

七、测试

TX 端 发送数据如下 ，TX1 和 TX2发送数据相同 （数据来源DMA）

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

RX 接收的数据如下 （TX选择DDS提供数据）

在这里插入图片描述

RX 接收的数据如下 （TX选择DMA提供数据）

在这里插入图片描述

抓取 Rx_OS I 和 Rx_OS Q 信号波形，正如上所述， Rx_OS I S0 在最低 16 位，Rx_OS I S1 次之，Rx_OS Q S1 在最高的16位 。

在这里插入图片描述

在这里插入图片描述

通过使用 AD9361 进一步测试确认 I、Q 数据，AD9371 发送 源自DMA的数据

AD9361 接收信号如下，I 路 COS ，Q 路 SIN ，进一步证实 AD9371 TX 数据格式排布为：
[ Tx2 Q S1，Tx2 Q S0， Tx2 I S1， Tx2 I S0， Tx1 Q S1，Tx1 Q S0， Tx1 I S1， Tx1 I S0 ]

在这里插入图片描述

AD9361 发送并接收的基带 I、Q 信号如下

在这里插入图片描述

AD9371 的RX_OS接收 AD9361 发送的信号 如下图，进一步证实 AD9371 RX_OS数据格式排布为：
[ Rx_OS Q S1， Rx_OS Q S0，Rx_OS I S1， Rx_OS I S0 ]

在这里插入图片描述

AD9371 的 RX2 接收 AD9361 发送的信号 如下图，进一步证实 AD9371 RX 数据格式排布为：
[ Rx2 Q， Rx2 I，Rx1 Q， Rx1 I ]

在这里插入图片描述

八、总结

TX 传输层输入 I、Q 排列如下：

[ Tx2 Q S1，Tx2 Q S0， Tx2 I S1， Tx2 I S0， Tx1 Q S1，Tx1 Q S0， Tx1 I S1， Tx1 I S0 ]

RX 传输层输出 I、Q 排列如下：

[ Rx2 Q， Rx2 I，Rx1 Q， Rx1 I]

RX_OS 传输层输出 I、Q 排列如下：

[ Rx_OS Q S1， Rx_OS Q S0，Rx_OS I S1， Rx_OS I S0 ]

lwd_up
关注
AD9371.pdf
03-25
The AD9371 is a highly integrated, wideband RF transceiver offering dual channel transmitters and receivers, integrated synthesizers, and digital signal processing functions. The IC delivers a versatile combination of high performance and low power consumption required by 3G/4G micro and macro BTS equipment in both FDD and TDD applications. The AD9371 operates from 300 MHz to 6000 MHz, covering most of the licensed and unlicensed cellular bands. The IC supports receiver bandwidths up to 100 MHz. It also supports observation receiver and transmit synthesis bandwidths up to 250 MHz to accommodate digital correction algorithms
AD9371的介绍
m0_73019469的博客
08-08 475
此外，它还提供了多种接口选项，如SPI（串行外设接口）和I2C（双向二线制总线），方便与外部控制器进行通信。高度可配置：AD9371具有高度可配置的数字下变频器（DDC）功能，可以通过软件进行配置，以支持不同的应用需求。它结合了直接数字合成（DDS）技术和高度可配置的数字下变频器（DDC）功能，可以实现高性能的无线电通信系统。集成式功能：AD9371集成了多种功能模块，如VCO（压控振荡器）、PA（功率放大器）、LNA（低噪声放大器）等，可以简化无线电系统的设计并降低成本。
AD9371 官方例程HDL详解之JESD204B RX侧格式配置及各层主要功能
weixin_44630490的博客
10-29 1829
可知 AD9371 官方 demo 2T2R 中对于RX, M=4, L=2, IQ 采样率= LINK rate ，JESD204B 应用层 如何 接收传输层数据？在物理层GTH收发器 配置为32bit模式，链路层每个LINK CLK 需要给物理层每个 LANE 32bit数据，对于RX和RX_OS 都是各自分配2个 lane ，即各自 64bit 数据每个 LANE需要 32bit数据，下述约束必须满足L×32M×NP×SPCL×32M×NP×SPCSPC。
AD9371射频收发芯片带接收观测应用于基站
09-17
双通道差分发射器(Tx) 双通道差分接收器(Tx) 具有2个输入的观测接收器(ORx) 具有3个输入的嗅探器接收器(SnRx) 可调范围：300 MHz至6000 MHz Tx合成带宽(BW)：250 MHz Rx带宽：8 MHz至100 MHz 支持频分双工(FDD)和时分双工(TDD)工作模式 完全集成的独立小数N分频射频(RF)，用于Tx、Rx、ORx和时钟生成 JESD204B数字接口
AD9371 官方例程裸机SW 和 HDL配置概述（三）
weixin_44630490的博客
11-04 1066
裸机程序配置 AD9528、AD9371、FPGA IP 和主函数梳理：
40.ggplot2绘制数据分布crossbar图教程
03-31
"ggplot2绘制数据分布crossbar图教程" 在数据可视化领域中，crossbar图是一种常用的图形，对于展示数据分布范围非常有帮助。今天，我们将使用R语言中的ggplot2包来绘制一个crossbar图。 什么是crossbar图？ ...
sram.rar_crossbar_dual port sram_vhdl sram_数据存储 电路
09-14
本文将深入探讨基于双端口SRAM（Static Random Access Memory）的数据存储和读取电路设计，结合VHDL编程语言以及交叉开关（Crossbar）技术。双端口SRAM是一种允许同时从两个独立端口进行读写操作的存储器，这对于高...
Camera涉及到的Crossbar
12-02
在计算机硬件设计中，Crossbar是一种重要的互连结构，它被广泛应用于高速数据传输和处理器之间的通信。在本文中，我们将深入探讨Crossbar在摄像头及相关图像处理系统中的应用，特别是如何通过配置Crossbar来实现数据...
Crossbar光交换网络
02-06
总结和分析了近20多年来发展的Crossbar光交换网络，介绍了不同Crossbar光交换网络的原理、结构和性能，分析了Crossbar光交换网络的关键技术。目前光学互连网络的发展方向是实现集成大规模光互连。可以预见光学互连...
AD9371设计资源
05-07
AD9371官方评估板 AD9371_Design_File_Package(含有原理图以及brd文件)
ZC706+AD9371
08-24
该代码是AD9371+zc706的标准应用程序，其中包含完整SDK的C代码，但是其中myk.c/myk.c.h/myk_ad9528init.h这三个文件要替换成你自己的配置。
JESD204B协议规范中文翻译版
03-11
JESD204B协议规范和中文对照版，详细解释JESD204B协议内容和应用开发
ADI公司的AD9371设计文件资源
08-24
ADI公司的ad9371评估板资料比较全，用Cadence里的PCB Editor程序可以打开里面的brd文件。
AD9371软件配置流程.docx
04-10
这是描述AD9371软件配置流程的技术文档，文档中详细描述了AD9371的软件配置过程，参考此文档可大大缩短AD9371的开发时间，欢迎大家下载
ad9371调试
dragon_cdut的博客
07-08 3720
问题描述:fpga发送一个1.98M的正弦波，ad9371发送信号频谱却存在很多奇次谐波，偶次谐波没有。 ad9371 触发内部NCO，频谱是一个单音，证明ad9371到天线端硬件是ok的。 哪位网友遇到类似问题，可否一起交流学习一下，这个问题现在都没找到原因，烦恼啊。 ...
AD9371 官方例程裸机SW 和 HDL配置概述（一）
weixin_44630490的博客
11-02 2380
SDK或者vitis 裸机程序需要配置 AD9528、AD9371、FPGA相关IP等，根据自己项目需求，可以通过和生成所需的文件来替换。
关于AD9371调试笔记
热门推荐
qq_20785973的博客
10-22 1万+
目前已经成功验证几个平台上AD9371的工作。现在写一下调试心得。 1、时钟资源。不同板载的时钟支持不一样，比如：7系列是MMCME2，ULTRASCLALE是MMCME2，VIRTEX6是MMCM等等。 2、存储资源：DDR2/DDR3/DDR4。 3、接口问题。常规接口是LVDS，最大速率只支持1Gbit，要想速率做的更高就需要JESD204B这样高速串行接口啦。 几个要点： 1、A...
AD9371开发总结(一)
weixin_46679868的博客
04-27 1万+
AD9371 RF 收发器适合需要宽频率范围、同时保持低功耗水平的高性能无线电应用。它采用高度集成的 12mm x 12mm SoC 封装，可代替多达 20 个高性能分立式元件。AD9371 覆盖 300 MHz 到 6 GHz 频率范围，支持高达 100 MHz 的接收器和发射大信号瞬时带宽，高达 250 MHz 的观测接收器和发射合成带宽，全集成式 LO 和时钟功能，以及高度先进的片内校准和校...
bus和crossbar
最新发布
03-23
### Bus 架构与 Crossbar 架构的概念及区别 #### 1. 总线（Bus）架构概念 共享总线是一种早期的片上互联架构形式，其核心思想是通过单一的数据通道连接所有的模块。在这种架构下，任意时刻只有一个设备可以占用总线进行数据传输[^1]。 这种架构的优点在于简单性和低成本实现，但由于带宽有限且存在仲裁开销，在高并发场景下的性能会受到显著影响。 #### 2. Crossbar 架构概念 Crossbar 是一种更复杂的互连方式，它由一组交叉开关组成，能够允许多对设备之间同时建立独立的通信路径[^2]。这意味着在理想情况下，所有可能的源节点都可以与其对应的目标节点同时通信而不发生冲突。 相比总线结构，Crossbar 提供了更高的吞吐量和更低的访问延迟，但也带来了面积成本增加的问题，尤其是在大规模系统中，所需的硬件资源呈指数增长趋势。 #### 3. 主要区别对比 | 特性 | 共享总线（Bus） | Crossbar | |-----------------|----------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------| | **拓扑结构** | 单一公共信道用于所有设备之间的通讯 | 多条专用链路形成矩阵状连接 | | **并发能力** | 同一时钟周期内仅允许一对主从设备间传递信息 | 支持多对主从设备的同时操作 | | **扩展性** | 随着新增加更多外设数量增多,效率下降明显 | 更适合较大规模系统的构建 | | **复杂度&功耗** | 实现较为容易；由于竞争机制的存在可能导致额外的能量消耗 | 设计更为精细复杂;理论上整体能耗较高但如果合理规划则可有效控制 | #### 应用场景分析 对于小型嵌入式应用而言，考虑到经济因素以及实际需求水平较低的特点，采用传统的共享总线方案可能是更加合适的选择^。然而，在高性能计算环境比如图形处理器GPU内部或者是现代数据中心服务器SoC设计当中，则倾向于利用crossbars 或者进一步演化的 NoCs 来满足日益严格的实时响应要求和服务质量标准[^4]. ```python # 示例 Python 伪代码展示两种架构模拟差异 class SharedBus: def __init__(self): self.busy = False def request(self, device_id): while self.busy: pass # wait until bus is free self.busy = True def release(self): self.busy = False class CrossBarSwitch: connections = {} @staticmethod def connect(source, destination): if source not in CrossBarSwitch.connections or \ destination not in CrossBarSwitch.connections[source]: raise Exception('Connection does not exist') return f"{source} -> {destination}" ```
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值