weixin_44630490的博客

文章目录前言一、MSK解调二、突发捕获三、抽样判决四、RS解码前言MSK解调 M序列相关 峰值检测 抽样判决 RS解码 等流程记录一、MSK解调MSK信号调制好后表达式如下所示：由于非相干解调结构简单，不需要载波同步，也不需要频偏、相偏的估计补偿，后续采用非相干解调。与I路本地载波相乘得（存在相偏）：与Q路本地载波相乘得（存在相偏）：抽取滤波，通过CIC抽取滤波器，滤除高频信号，同时对数据进行降采样：Y1和Y2构成的基带信号分别与f1和f2两个正交基函数在一个符号时间内作相

文章目录一、MSK介绍二、数据比特流程2.1 产生数据2.2 RS编码2.3 m序列2.4 Ik Qk2.5 I路和Q路数据2.6 载波2.7 CIC插值滤波一、MSK介绍MSK信号是一种相位连续的FSK信号，即CPFSK信号的一种特例。它数学表达式为：当=1时，信号的频率为：当=-1时，信号的频率为：MSK信号是相位连续信号，从它的波形上看，是连续没有间断点的。在第k-1个符号与第k个符号间隔的时间点上相位关系有：k-1为偶数时，即使前后码元不同，不变MSK为一种正交调制，其信号

AD936x 系列快速入口AD9361 官方例程文章目录一、主函数1.1 指令和数据缓存1.2 初始化二、ad9361_init2.1 ad9361_init函数直接配置的参数2.2 ad9361_reset 、读取设备ID并初始化系统时钟2.21 ad9361_reset2.22 读取设备ID并初始化系统时钟2.23 axiadc_init2.24 ad9361_setup和axiadc_post_setup三、dac_init四、adc_capture五、Xil_DCacheInvalidateR.

文章目录八、Control Output九、EXTERNAL LNA八、Control OutputAD9361在8个专用引脚上提供实时状态信息。校准运行时间和接收信号路径中过载检测器的状态等信息只是众多可用选项中的几个。 control outputs通过ad9361 _ ctrl _ outs _ setup函数配置。如上图所示，control output信号映射为一个表。Control Output Pointer选择要发送到输出引脚的行(地址)。 Control Output Enab.

文章目录一、官方资料1.1 介绍1.2 下载 和 使用1.3 相关资料二、步骤2.1 在Vivado中构建HDL2.2 在SDK中构建No- OS总结一、官方资料1.1 介绍 HDL参考设计介绍：AD9361 HDL Reference Designs 无操作系统介绍：AD9361 No-OS Software1.2 下载 和 使用HDL下载：Download HDL在Vivado中构建HDL：Building HDLNo-OS下载：Download No-OS1.3 相关资料AD

matlab 得到滤波器系数

复信号频谱讨论正交采样（复采样）与信号带宽的关系，首先要确定信号带宽的概念，现在大多信号通过IQ调制发射信号所提的信号带宽即下面实信号正频率部分的带宽x(t)cos⁡(2πfct)−y(t)sin⁡(2πfct)x(t) \cos \left(2\pi f_{c}t\right)-y(t) \sin \left(2\pi f_{c}t\right) x(t)cos(2πfc​t)−y(t)sin(2πfc​t)根据欧拉公式，我们知道[x(t)+jy(t)]ej2πfct=[x(t)+jy(t)

回顾一下：对于实数信号，其频谱有共轭对称性，正负频率实部为偶函数，虚部为奇函数，所以它们可以相互决定对方，正频率和负频率所承载的信息是一样的。频谱搬移后，其双边频谱承载相同的信息，浪费频谱资源。对于基带信号，我们可以采用复信号来提高频谱利用率。复信号可以具有任意频谱结构，复信号谱不是对称的，频率为+fo 和-fo 含义不同，正负号表示圆周运动的方向，正为逆时针，负为顺时针。复频率域典型实信号与复信号频谱如图1所示：根据欧拉公式得cos⁡(2πf0t)=ej2πf0t2+e−j2πf0t2和sin

详细增益控制介绍

RSSI 衰减

结构、辅助功能、接收链、发送链、滤波器 ： AD9361 介绍（上）增益控制、时钟和PLL、ENSM ： AD9361 介绍 (中)校准、数据接口 (CMOS) ： AD9361 介绍 (下)数据接口(LVDS)、 SPI和附加接口信号 ： AD9361 介绍 (终)MGC、Slow attack AGC、Fast attack AGC 详见 ： AD9361 补充（上）通过AD936x Evaluation Software加深对AD9361的了解 ：AD936x 配置软件介绍 上AD9

AGC MGC 详细介绍

接收、发送、滤波器 AD9361 介绍（上）增益控制、时钟和PLL、ENSM AD9361 介绍 (中)校准、数据接口 (CMOS) AD9361 介绍 (下)数据接口(LVDS) SPI和附加接口信号在AD9361 介绍 (终)文章接AD936x 配置软件介绍 上文章目录二、使用介绍2.7 数据接口详细设置2.7.1 LVDS Setting2.7.2 General Setting2.7.3 Tx/Rx DATA Setting2.7.4 Rx Frame Setting2.7.5 De

接收、发送、滤波器 AD9361 介绍（上）增益控制、时钟和PLL、ENSM AD9361 介绍 (中)校准、数据接口 (CMOS) AD9361 介绍 (下)数据接口(LVDS) SPI和附加接口信号在AD9361 介绍 (终)文章目录参考资料一、整体介绍1.1 Setup1.1.1 Project Wizard1.1.2 Load/Save Project1.1.3 Individual Wizard1.1.4 Create Init Script1.2 Receive1.3 Transmi

接收、发送、滤波器 AD9361 介绍（上）增益控制、时钟和PLL、ENSM AD9361 介绍 (中)校准、数据接口 (CMOS) AD9361 介绍 (下)文章目录十一、数据接口 LVDS11.1 数据路径和时钟信号 LVDS模式11.2 最大时钟速率和信号带宽 LVDS11.3 双端口全双工模式(LVDS)11.4 数据路径时序参数(LVDS)十二、SPI 和 附加接口信号12.1 SPI12.1.1 SPI_ENB12.1.2 SPI_CLK12.1.3 SPI_DI, SPI_DO

文章目录九、校准9.1 BBPLL VCO calibration9.2 RF synthesizer charge pump calibration9.3 RF synthesizer vco calibration9.4 baseband Rx analog filter calibration9.5 baseband Tx analog filter calibration9.6 Tx secondary filter9.7 Rx TIA calibration9.8 Rx ADC setup9

文章目录六、 增益控制6.1 增益表6.11 Full table6.12 Split table6.2 增益控制模式6.21 MGC6.22 Slow attack AGC6.23 Fast attack AGC6.3 增益阈值检测6.31 LMT overload detector6.32 ADC overload detector6.33 LOW power threshold七、 时钟和PLL7.1 DCXO7.2 RF PLL7.3 BB PLL八、Enable state machine8.

AD9361 学习总结 （一）结构介绍 上文章目录AD9361 学习总结 （一）结构介绍 上学习资料一、结构二、介绍1.辅助功能1.1 AuxDAC（auxiliary DAC）1.2 AuxADC（auxiliary ADC）1.3 内部温度传感器1.4 GPO2.接收链3.传输链4.滤波器4.1 接收链路滤波器4.11 Rx TIA LPF4.12 Rx BB LPF4.13 Rx HB3/DEC34.14 Rx HB24.15 Rx HB14.16 Rx FIR4.2 发送链路滤波器4.21 Tx