序列生成器 要求:循环产生固定序列001011 分析:用一个6bit寄存器来缓存该循环序列001011,然后不断向左移位,取其高位作为输出数据,当该寄存器移位到100000时将其置为001011即可。 verilog代码 仿真结果