【12】序列生成器

序列生成器

  • 要求:循环产生固定序列001011
  • 分析:用一个6bit寄存器来缓存该循环序列001011,然后不断向左移位,取其高位作为输出数据,当该寄存器移位到100000时将其置为001011即可。
  • verilog代码

在这里插入图片描述

  • 仿真结果

在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值