verilog实现RS锁存器 输入异步高电平有效 输入异步高电平有效 module ( input r, input s, output reg q ); always @(*)begin if(r) q <= 1'b0; else if(s) q <= 1'b1; else q <= q; end endmodule