fpga千兆网（一）

关于IDDR.ODDR的介绍。

IDDR

DDR模式代表着双沿采样，但并不是一个时钟的上升沿和下降沿一起采样而是一对相位180°的时钟利用单沿采样，这样看起来就像一个时钟利用双沿一样了。
IDDR的三种模式：
①OPPOSITE_EDGE Mode


传统的输入DDR解决方案，或称OPPOSITE_EDGE模式，是通过ILOGIC块中的单个输入来实现的。数据通过时钟上升沿的输出Q1和时钟下降沿的输出Q2呈现给FPGA逻辑。这种结构类似于Virtex-6 FPGA实现。图2-5所示为使用OPPOSITE_EDGE模式输入DDR的时序图。

这种模式是最常用的一种，建议看6系列的datasheet，比7系列详细。

ODDR

对于ODDR那就有点复杂了，我们首先要知道ODDR接收的信号是否统一经过一个时钟的寄存器，注意是统一经过。
①Output DDR Timing in OPPOSITE_EDGE Mode

很显然D1和D2不是同一时刻到的，所以是分为上升沿采样输出和下降沿（相位180°的上升沿）采样输出。对应6系列为：

但我通常不用这个，因为我一般给oddr的输入是经过寄存器的，所以是同时到达D1 D2。

这是我通常用的，此时D1D2同时到达。
重点：其实这些模式不用纠结，当你ila采样发现出现高四位和第四位相反时基本就是模式的问题，到时候改就行了。