22.FIFO读写实验

在这里插入图片描述
设置位宽,深度,时钟
在这里插入图片描述
平衡性能和资源
在这里插入图片描述
读写引脚设置:full,empty,数据量
在这里插入图片描述
官方文档:
在这里插入图片描述
时序图看的更直观些:
在这里插入图片描述
add an extra MSB是为rdusedw增加一个最高位。这样FIFO在存满的时候,最高位是1。不添加的话,rdusedw会清零,这时存满和没用数据就没有差别了。
是否添加异步清除信号
在这里插入图片描述
在这里插入图片描述
前显模式下,有数据就放在信号线上
M9K意思是有9kb存储空间
在这里插入图片描述
FIFO空和满电路保护
勾选是否用逻辑资源实现FIFO
fifo_ins.v可以看到例化模块
Do not assert the wrreq signal during the deassertion
of the aclr signa

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值