STM32串口通信

USART功能框图1.功能引脚TX: 发送数据输出引脚。RX: 接收数据输入引脚。SW_RX: 数据接收引脚,只用于单线和智能卡模式,属于内部引脚,没有具体外部引脚。nRTS: 请求以发送,n表示低电平有效。如果使能RTS流控制,当USART接收器准备好接收新数据时,就会将nRTs变成低电平;当接收寄存器已满时,nRTs将被设置为高电平。该引脚只适用于硬件流控制。SCLK: 发送器时钟输出引脚。仅适用于同步模式。STM32F103ZET6芯片的USART引脚有3个USART和两个UART
摘要由CSDN通过智能技术生成

USART功能框图

在这里插入图片描述

1.功能引脚

TX: 发送数据输出引脚。
RX: 接收数据输入引脚。
SW_RX: 数据接收引脚,只用于单线和智能卡模式,属于内部引脚,没有具体外部引脚。
nRTS: 请求以发送,n表示低电平有效。如果使能RTS流控制,当USART接收器准备好接收新数据时,就会将nRTs变成低电平;当接收寄存器已满时,nRTs将被设置为高电平。该引脚只适用于硬件流控制。
SCLK: 发送器时钟输出引脚。仅适用于同步模式。

STM32F103ZET6芯片的USART引脚

在
有3个USART和两个UART,其中USATR1的时钟来源于APB2总线时钟,最大频率为72MHz,其他4个的时 钟来源于APB1总线时钟,其最大频率为36MHz。UART只有异步传输功能,所以没有SCLK,nCTS和nRTS功能引脚。

2.数据寄存器

USART_DR包含了已发送的数据或者接收到的数据。USART_DR包含了一个专门用于发送的可写TDR和一个专门用于接收的可读RDR。TDR和RDR都介于系统总线和位移寄存器之间。串行通信是一个位一个位传输,发送时把TDR内容转移到发送移位寄存器,然后把移位寄存器数据每一位发送出去;接收时把接收到的每一位顺序保存到接收移位寄存器内,然后才转移到RDR。

3.控制器

使用USART之前需要向USART_CR1寄存器的UE位置1使能USART,UE位用来开启供给串口的时钟。由USART_CR1的M位控制发送或者接收数据字长可选8位或9位。

(1)发送器
当USART_CR1寄存器的发送使能位TE置1时,启动数据发送,发送移位寄存器的数据会在TX引脚输出,低位在前,高位在后。如果是同步模式SCLK也输出时钟信号。
一个字符帧发送需要3个部分:起始位,数据帧,停止位。起始位是一个位周期的低电平;数据帧就是我们要发送的8位或9位数据;停止位是一定时间周期的高电平。
当发送使能位TE置1之后,发送器开始会先发送一个空闲帧(一个数据帧长度的高电平),接下来就可以往USART_DR寄存器写入要发送的数据。在写入最后一个数据后,需CR1寄存器的TCIE位置1,将产生中断。
发送数据时,编程用到的标志位:

  • TE: 发送使能
  • TXE: 发送寄存器为空,发送单字节的时候使用
  • TC: 发送完成,发送多字节数据的时候使用
  • TXIE: 发送完成中断使能

(2)接收器
如果将USART_CR1寄存器的RE位置1,使能USART接收,使得接收器在RX线开始搜索起始位。在确定起始位后,就根据RX线电平状态把数据存放在接收位移寄存器内。接收完成后将接收位移寄存器数据移到RDR内,并把USART_SR寄存器的RXNE位置1。如果USART_CR2寄存器的RXNEIE置1可以产生中断。
接收数据时,编程用到的标志位:

  • RE: 接收使能
  • RXNE: 读数据寄存器非空
  • RXNEIE: 发送完成中断使能
4.小数波特率生成

USART的发送器和接收器使用相同的波特率。计算公式如下:
Tx(Rx)波特率 = f   p l c k   ( 16 ∗ U S A R T D I V ) \frac{f~plck~}{(16*USARTDIV)} (16USARTDIV)f plck 
其中,fPLCK为USART时钟,USARTDIV是一个存放在波特率寄存器(USART_BRR)中的无符号定点数,DIV_Mantissa[11:0]位定义USARTDIV的整数部分,DIV_Fraction[3:0]位定义USARTDIV的小数部分。

5.校验控制

当使用校验位时,串口传输的长度将在8位的数据帧加上1位的校验位,总共9位,此时USART_CR1寄存器的M位需要设置为1,即9数据位。将USART_CR1寄存器的PCE位置1就可以启动奇偶校验控制,奇偶校验由硬件自动完成。接收数据时如果出现奇偶校验位验证失败,会将USART_SR寄存器的PE位置1,并可以产生奇偶校验中断。

6.中断控制
中断请求事件 事件标志 使能控制位
发送数据寄存器为空 TXE TXEIE
CTS标志 CTS CTSIE
发送完成 TC TCIE
准备好读取接收到的数据 RXNE EXNEIE
检测到上溢错误 ORE EXNEIE
检测到空闲线路 IDLE IDLEIE
奇偶校验错误 PE PEIE
断路标志 LBD LBDIE
多缓冲通信中的噪声标志,上溢错误和帧错误 NF/ORE/FE EIE
USART初始化结构体

标准库函数对每个外设都建立了一个初始化结构体,比如USART_InitTyeDef。
在这里插入图片描述

USART时钟初始化结构体


1)USART_Clock:同步模式下SCLK引脚上时钟输出使能控制,可选禁止时钟输出(USART_Clock_Disable)或开启时钟输出(USART_Clock_Enable

  • 1
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

DS.小青龙

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值