深入了解Arm和X86 Cache共享级别

一、Arm架构

1. Arm支持动态内核，每个内核都有自己独立的L1和L2 Cache，所有的Core共享L3Cache。
2. Cortex-A76：支持多发射，前端最多4发射端口，FMLA指令支持双发射。
3. 参考链接：https://blog.csdn.net/qq_45683435/article/details/103411503

二、Intel x86 CPU结构

1. Scoket： CPU的插口，服务器级别由多个Socket组成。
2. Core：真正的物理CPU，多个Core组成Socket。
3. Hyper-Threads：Core可能包含超线程技术，共享寄存器，运算资源，更可能的压榨硬件资源。比如一个线程进行浮点计算另一个线程进行int计算，但会增加cache-miss情况。（在AI类型大数据计算上不应该使用超线程，可手动关闭或者通过绑核解决问题）。（Arm架构没有超线程的概念）
4. 每个核心都有自己的L1，L2 Cache，一个Socket共享L3 Cache。
   
   上述CPU最多8个物理单核（无法开启超线程），每个Core都有单独的L1，L2，L3Cache。8个NUMA。