(一)
组合逻辑电路和时序逻辑电路的区别
从两个层次区分。
功能层次:组合逻辑电路的输出只和当前的输入有关;时序逻辑电路的输出不但和当前的输入有关,还和电路的内部状态有关(触发器)
内部结构层次:组合逻辑电路内部只有简单的逻辑单元,无反馈,无记忆元件;时序逻辑电路内部不但有逻辑单元,还有反馈,有记忆元件
(二)
基于HDL的组合逻辑电路设计方法:
- 确定输入信号和输出信号
- 确定输入和输出的逻辑状态关系(真值表,布尔表达式,流程图,数据流图等)
- 用HDL语言正确描述
基于HDL的时序逻辑电路设计方法:
- 确定输入和输出
- 确定什么作为状态,状态的数量及状态是如何转移的
- 状态转移图
- 状态转换表(状态多,转移关系复杂)
- 简化状态图,状态分配
- 确定触发器类型,整理触发器之间的关系(输出方程 驱动方程 状态方程)
- 根据基本的电路模型画出电路
- 画出电路结构图
- 写代码
(三)
时序电路的分类
1.根据电路的输出进行分类
Mealy型:电路的输出和当前的输入、当前的状态都有关
Moore型:电路的输出只和当前电路的状态有关
2.根据电路时钟信号的连接方式进行分类
同步:所有触发器由一个时钟脉冲源控制
异步:没有统一的时钟脉冲,有以下结构
- 用的全是RS触发器或锁存器设计的,动作的时刻可能是完全错开的
- 虽然用的是D触发器,但是边沿信号不统一
(四)
D触发器
信号端:输入信号,输出信号(同向和反向),clk,reset
功能描述:
- reset有效,输出端被强制设置
- 时钟有效沿到来时,D的值被打入到Q
- 复位信号无效且时钟没有到来,Q保持不变
(五)
基于D触发器的时序逻辑电路基本模型