FPGA常见组合逻辑和时序逻辑单元

      要写好FPGA代码,需要对组合逻辑和时序逻辑有基本的理解,当然还要知道FPGA内部的基本组合逻辑单元和时序逻辑单元。

    FPGA内部常见的组合逻辑单元包括:

1.数据选择器(多路器)

2.数据比较器

3.加法器

4.减法器(加法器)

5.乘法器

6.编码器

7.译码器

8.码转换器

    FPGA内部常见的时序逻辑单元包括:

1.锁存器

2.触发器

3.寄存器

4.移位寄存器

5.存储器


  • 2
    点赞
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值