脉冲信号转电平信号（如何展宽一个信号，跨时钟域中快时域到慢时域）

最新推荐文章于 2022-07-14 21:57:41 发布

正在卷IC的小白

最新推荐文章于 2022-07-14 21:57:41 发布

阅读量2.3k

点赞数 2

分类专栏： FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/weixin_45210156/article/details/121265511

版权

FPGA 专栏收录该内容

6 篇文章 1 订阅

订阅专栏

在跨时钟域处理单bit信号时，快时钟域的信号由于频率较快，信号的脉宽如果不足时，不能被慢时钟采样到，因此需要将快时钟产生的信号进行展宽，然后再进行打两拍来处理亚稳态。

设脉冲信号为pulse；
假设在一个系统所有动作完成时，比如状态机跳转完成或者计数器计数到期望值时能够产生一个脉冲信号done
定义一个寄存器pulse_to_vol；
关键代码为：

always @ (posedge clk or negedge rstn) begin
	if (!rstn)
		pulse_to_vol <= 1'b0;
	else if (pulse)
		pulse_to_vol <= 1'b1;
	else if (done)
		pulse_to_vol <= 1'b0;
	else
		pulse_to_vol <= pulse_to_vol;
end

在这里插入图片描述

正在卷IC的小白

关注

2
点赞
踩
10

收藏

觉得还不错? 一键收藏
0
评论
脉冲信号转电平信号（如何展宽一个信号，跨时钟域中快时域到慢时域）

在跨时钟域处理单bit信号时，快时钟域的信号由于频率较快，信号的脉宽如果不足时，不能被慢时钟采样到，因此需要将快时钟产生的信号进行展宽，然后再进行打两拍来处理亚稳态。设脉冲信号为pulse；假设在一个系统所有动作完成时，比如状态机跳转完成或者计数器计数到期望值时能够产生一个脉冲信号done定义一个寄存器pulse_to_vol；关键代码为：always @ (posedge clk or negedge rstn) begin if (!rstn) pulse_to_vol <= 1'
复制链接

扫一扫