【BIOS/UEFI硬件知识储备】内存——相关电子元器件

晶体管

        晶体管有门（Gate）、源（Sourse）、漏（Drain）三个极，是组成电路的基本原件。晶体管相当于一个开关。仅仅把电压加载到源时，电流是无法直接通过晶体管的。加载到门电压后，电流就可以通过晶体管流向漏极了。而降低门电压就可以关闭电流。

        在DRAM Cell中，晶体管漏极被连接到一个电容上，电容连接到地极。电容是可以存储电荷的电子原件。地极是电路中其他电压的参考点，所有电压测值都是相对的，即电压测值都要与电路中的另外某个点作比较。

        当晶体管门打开时，电流通过晶体管，电容可以充电。当门关闭时，源电流被阻挡，电容保留电荷。充电表示二进制数1。充电后再打开门，如果没有源电压的流入，电荷便从电容流出，直到电容完全放电。此时，Cell状态为二进制数0。

解码器

        解码器（二进制解码器）可以获取多个输入，并使用它们来激活多个输出中的某一个。解码器由组合逻辑电路构成，例如，3to8解码器由3个非门和8个与门构成。

 

       解码器能基于二进制行地址，在存储Cell阵列中选择一整行（即一条字线）。如下图，解码器的每个输入都会被分成两路，其中一条输入到一个非门。当输入为低电平0时，非门的输出就是高电平1。如果三条地址线都是0V（低电平），那么只有最上面与门输出高电平，对应最上面的那条字线（字线0）被选中。

        3to8的解码器可以搭配一条外部输入，作用是选通器件（即启用引脚）。此时，每个与门有四条输入，当启用引脚是高电平时，解码器才激活。

        可以把解码器组合成更大的解码器。例如，两个3to8的解码器可以组合成一个4to16的大解码器。一个非门连接两个解码器，可以确保其中一个解码器的启用引脚为1时，另一个解码器的启用引脚一定为0。如此，同一时刻只有其中的一个产生输出。

 多路选择器

        MUX（Multiplexer，多路选择器）的作用是从多路输入数据中选择一个输出到唯一的一个输出路线中。多路选择器需要配有控制端，用于指定哪条线路的输入数据会传输至输出端。分路器与多路器相反，其作用是将单路输入数据输出到多个输出端中的一个，同样也需要控制端的控制。多路器和分路器常常一起使用。例如转换并行数据为串行（依次）数据传输，然后再转回去。还需要缓存器在信号继续发送前，收集重组的信号。