万事开头难，全英文？？？别怕有我！！！

相信很多同学和我一样看见满屏的英语就想退出，但是我们还有科技与狠活啊（网页翻译嘿嘿）

我用的是360浏览器，自带翻译功能。那么接下来我们就一起了解下这个网站吧！

HDLBits网站是：Step one - HDLBits

欢迎来到HDLBits！

HDLBits 提供了一种通过单击“模拟”来练习设计和调试简单电路的方法。

设计电路需要几个步骤：编写 HDL (Verilog) 代码，编译代码以生成电路，然后模拟电路并修复错误。

既然是做题，我们就需先知道在哪读题目？

问题陈述

我们将在Problem Statement 下面读题（看不到就靠网页翻译啦）

 翻译如下：

我们将从一小部分 HDL 开始，以熟悉 HDLBits 使用的接口。以下是您需要为此练习构建的电路的描述：

建立一个没有输入和一个输出的电路。该输出应始终驱动 1（或逻辑高电平）。

编写代码

我们只需在如图所示界面编写代码即可

单击Submit编译和仿真您的设计。

编译（逻辑综合）

您的代码使用 Altera Quartus 编译以生成电路。Quartus 产生大量消息。单击Show Quartus 消息以显示/隐藏它们。减少警告的数量是一种很好的做法，但有时将它们全部删除是不切实际的。

模拟

模拟您编译的电路以测试其是否正常工作。HDLBits 使用 ModelSim 并行仿真您的电路和我们的参考解决方案，然后比较模块的输出。模拟报告了两件事：

首先，它报告您的电路是否与参考电路完全匹配（零“不匹配”）或发生了多少“不匹配”。不匹配是电路输出与参考输出不匹配的样本数。

其次，它可能会在运行我们的测试向量时生成显示电路输出的时序图。仿真波形分为三个部分：“输入”、“您的”和“参考”。在正确的电路中，“你的”输出将与“参考”输出相同。“不匹配”信号告诉您哪些样本不匹配。

顶层的模块名称和端口名称top_module不能更改，否则会出现仿真错误。

最终状态

如果您的电路正确，您将看到状态：成功！. 还有其他几种可能性：

• 编译错误— 电路未编译。
• 模拟错误- 电路编译成功，但模拟未完成。
• 不正确- 电路编译和仿真，但输出与参考不匹配。
• 成功！— 电路正确

例如：

建立一个没有输入和一个输出的电路。该输出应始终驱动 1（或逻辑高电平）？

在界面编写代码

 得出结果（为方便阅读，结果为翻译后的）：

 有警告也没问题，因为我直接将输出赋1，所以它显示输出引脚卡在了VCC。

入门第二题答案也很简单，随意附上了。

拜拜，下期见