DDR(4)DDR3内存条SODIMMs读写测试

前言

不论是DDR3颗粒还是DDR3内存条，xilinx都是通过MIG IP核实现FPGA与DDR的读写。本文区别于DDR颗粒，记录几个与颗粒配置不同的地方。关于DDR的原理与MIG IP的简介，请查看前面文章，链接在文末。本文提供了配套的工程源码，链接在文末，本文用的内存条为MT16KTF1G64HZ-1G6，FPGA芯片为xc7k325tffg900 -2。请按照顺序循序渐进阅读本系列的文章。

1.MIG IP核配置

• 1.如无特殊说明，配置保持与前述文章MIG IP核配置一致。第五页如图所示配置。其中①指DDR3颗粒的物理时钟，例如一颗16bit位宽的DDR设置为400MHz，则它的传输速度为每一个800MHz（DDR双沿传输的原因）周期传输16bit。这里时钟的范围受到FPGA芯片速度等级和型号的制约，以及与内存条的支持速度也有关。如我用的内存条MT16KTF1G64HZ-1G6，速度范围在1500ps-3000ps之间。②指的是用户时钟，4：1的4指的是①设置的物理时钟。