xilinx
卡布奇诺加勺糖
刚开始学fpga,记录一些学习到的东西,希望大家多多指教
展开
-
【详解】modelsim使用技巧-波形白底黑线
在发表期刊或者论文时,我们需要夹带modelsim的仿真波形在我们的论文里,在modelsim默认模式下的波形一般是黑底绿线白字,打印出来几乎无法看清楚波形变化。本篇教大家如何设置modelsim仿真出来的波形改成白底黑线。设置过程如下:当仿真跑起来后,选择菜单栏的Tools>Edit PrefrencesPreferences窗口选着By Window>Wave Windows。Wave Windows Color Scheme窗口内的变量设置如下:(1)background 设置为原创 2021-07-19 16:03:12 · 1610 阅读 · 0 评论 -
【FPGA调整时序】调整时序过程中遇到的问题与解决方式
毕设的时候FPGA逻辑部分已经做完了,虽然毕业了,但是老师还是希望我把整个流程做完。现在在调整时序,由于之前没有怎么接触过,也没有师兄师姐帮助,调的我是心烦意乱有人说没有调过时序就不算做过FPGA,因此我准备记录一下调整时序的流程,日后做个纪念最开始检查时序,基本就是一片红,200m的时钟根本满足不了,我看最多支持到120m的时钟,感觉自己之前写的代码质量太差了,将来写代码一定不能偷懒,一定要按照规矩来。day1:初探时序翻阅了一些博客,大部分人说这里报错主要看form to这两部分,代表出问题的原创 2020-08-14 22:19:10 · 2879 阅读 · 1 评论 -
FPGA开发中遇到的问题与解决办法
问题1:ILA核资源消耗VIVADO中ILA核是消耗BRAM的因此当BRAM不足可以降低ILA抓取长度问题2:$readmem语句是否可综合?如果用来初始化一个二维数组,则可以综合,如:reg [COEFF_WIDTH-1:0] coeff_array [0:TAP_NUM_ALL-1];initial begin $readmemh("lte_int_hb2.coe", coeff_array , 0, TAP_NUM_ALL-1);endalways@(posedge clk)原创 2020-06-18 16:45:34 · 1801 阅读 · 4 评论 -
Xilinx VIVADO 仿真时无法调用 ModelSim 失败的解决办法
自从学习FPGA以来,按照惯例,都是使用VIVADO调用ModelSim来仿真,这样可以在仿真的同时继续修改代码,并且根据同组的人说,ModelSim仿真貌似还快一点(虽然用ModelSim+ i9-9900k,有时候仿真跑一天也跑不完(๑′ᴗ‵๑)❤)但是有调用,就有调用失败的时候,有的时候会报错,那就很简单了,根据报错进去看看log文件,按照log文件修改就好了,但是有的时候一直卡在下面这里...原创 2020-03-13 12:06:27 · 5300 阅读 · 5 评论 -
【超详细】VIVADO FFT IP v9.0 进阶
我对正常使用的定义我目前使用fft核都很简单,就是求固定长度时域数据的频谱,以4096点为例,我使用FFT核就是为了代替MATLAB中data_fft = fft(data,4096);这个功能。第一次用FFT IP的时候,被吓到了,用过三四次以后基本摸清了使用方法,但是也只是简单的使用,这里写个指南,希望指导小白。FFT界面这里以4096为例,图中红圈内可以改点数,一般我下面都是...原创 2020-02-27 12:27:58 · 3504 阅读 · 5 评论 -
verilog reg型二维数组
verilog中二维数组使用有些限制,比如不能作为module的输入输出port另外二维数据初始化可以使用for循环来实现初始化------------------------------------------------------------------------------------------------1. 二维数组作为输入输出port报错下面举一个例子:model in...原创 2020-03-10 17:46:59 · 9521 阅读 · 1 评论