FPGA
文章平均质量分 81
Me sl ·
知识在于积累----共用
代接原理图设计 PCB绘制。
使用工具:cadence设计原理图 allegro绘制PCB
展开
-
基于Xilinx K7-410T的高速DAC之AD9129开发笔记
另外,考虑到DAC控制接口电平为LVCMOS18电平标准,当DAC控制接口与FPGA 2.5V VCCO IO互联时,需要使用电平转换芯片,以满足IO Bank电气兼容要求。由于Bank12和Bank13为HR IO Bank,FPGA LVDS接口电平标准为LVDS_25,特性如下图所示,因此这两个Bank VCCO采用2.5V供电。本篇我们重点介绍了FPGA与AD9129互联的原理图设计,包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。电路板采用12层PCB设计,层叠设计如下图所示。原创 2024-06-18 17:53:01 · 457 阅读 · 0 评论 -
VIVADO固化程序步骤
10.9、烧录完成如果程序中有ILA调试模块会弹出如下所示,不需要关心,点击OK即可。烧录完成后关掉电源,退出vivado烧录界面,重新上电即可,即程序烧写完成。9.3、烧录完成如果程序中有ILA调试模块会弹出如下所示,不需要关心,点击OK即可。8、文件选择完成后点击Program即可,等待软件下载完成,下载完成后就可以进行下一步调试。10.3、如果程序中有ILA调试模块会弹出如下所示,不需要关心,点击OK即可。9.2、添加完成后点击OK即可,等待烧录完成即可。原创 2024-04-03 16:43:07 · 3300 阅读 · 0 评论 -
时钟信号设计基础——FPGA
在时钟信号驱动多个寄存器时,由于线网的传输延时,到达不同寄存器时钟端口的时钟信号存在有相位差,无法保证所有的时钟沿对齐,这种差异称为时钟偏移。在数字电路系统中,除时钟源(晶振)提供提供的主时钟以外,还存在多种不同的时钟概念,例如,衍生时钟、随路时钟、虚拟时钟、内部逻辑生成时钟、门控时钟、行波时钟、双边沿时钟和多路复用时钟等。在默认情况下,驱动多寄存器的时钟在逻辑综合时,综合工具通常不会在时钟的连线上添加时钟缓冲器以提高驱动能力,而是将时钟输入端直接连接到所有寄存器的时钟引脚。原创 2023-12-06 09:20:22 · 1992 阅读 · 0 评论 -
DDR、DDR2、DDR3、DDR4、LPDDR区别(自用)
1 什么是DDR DDR是Double Data Rate的缩写,即“双比特翻转”。DDR是一种技术,中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM,而在中国台湾以及欧美,工程师习惯用DRAM来称呼。 DDR的核心要义是在一个时钟周期内,上升沿和下降沿都做一次数据采样,这样400MHz的主频可以实现800Mbps的数据传输速率。2 每一代DDR的基本区别3 关键技术解释3.1 VTTVTT为DDR的地址线,控制线等信号提供上拉电源,上拉电阻是50Ω左右。VTT=1/2VDDQ原创 2022-12-07 11:25:42 · 5664 阅读 · 0 评论 -
DDR布线规则与过程
但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或DDR芯片周围设定允许小间距,小线宽的区域规则,如下图。走完地址线和数据后,务必将DDR芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的。原创 2022-10-18 17:52:13 · 3335 阅读 · 0 评论 -
FPGA_硬件电路(自用)
FPGA总体设计—硬件相关 FPGA在项目开始阶段需要考虑的设计主要有3大方面:一个是硬件做板相关的FPGA升级电路的设计以及外围IO设计;一个是与软件配合相关的软硬件接口设计;一个是FPGA内部的逻辑功能规划。 升级电路的设计:FPGA的好处就是产品发布后还能进行功能升级以及功能修改,但在客户那里应该没有人会愿意打开机箱进行升级,这时就要设计可靠的升级通路。1) 板上有配置器件:如果上电后FPGA需要快速配置,这时一般会采用SPI FLASH的配置方式,这时我们就要设计一个电路如何原创 2022-06-15 00:33:04 · 2911 阅读 · 0 评论 -
为什么DDR电源设计时需要VTT电源?
1、DDR系统的三种电源对于电源电压,DDR SDRAM系统要求三个电源,分别为VDDQ、VTT和VREF。A、主电源VDD和VDDQ主电源的要求是VDDQ=VDD,VDDQ是给IO buffer供电的电源,VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有专门的VDDL,是给DLL供电的,也和VDD使用同一电源即可。电源设计时,需要考虑电压、电流是否满足要求。电源的上电顺序和电源的上电时间,单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片,及芯片个原创 2022-06-09 09:39:45 · 6437 阅读 · 2 评论 -
FPGA中的HP Bank、HR Bank、HD Bank。
FPGA中的HP Bank、HR Bank、HD Bank。原创 2022-05-23 17:16:12 · 7032 阅读 · 2 评论