PCB设计
文章平均质量分 76
Me sl ·
知识在于积累----共用
代接原理图设计 PCB绘制。
使用工具:cadence设计原理图 allegro绘制PCB
展开
-
DCDC 的 Layout
可以看到,基频就是BUCK芯片LTC3307A的开关频率2Mhz,2Mhz两者的强度相差不是很大,就2-3个db左右,但是在10Mhz的时候,就已经相差20db了,频率越高,差得越多。,这个二极管构成了输入回路的一部分,那么它的位置,与输入滤波电容的重要性是同级别的,要放得离芯片的SW比较近,具体怎么摆,咱们看回路面积怎么小就知道了。然后找到电流突变的那个环,那就是最重要的,得优先处理。,也就是会有很大的di/dt,那么输入环路的磁通量也是突变的(准确的说是变化速度很快),存在很多的高次谐波。原创 2024-06-14 16:04:14 · 994 阅读 · 0 评论 -
不理解EMC,画不好PCB!
在图21中,PCB内的并联或者保护线路是沿着关键信号的线路布放。电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键,优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。总体来说,PCB设计对EMC的改善是:在布线之前,先研究好回流路径的设计方案,就有最好的成功机会,可以达成降低EMI辐射的目标。因为相邻布线层上的平行信号走线会导致信号串扰,所以如果无法避免布线层相邻,应该适当拉大两布线层之间的层间距,缩小布线层与其信号回路之间的层间距。原创 2024-03-05 10:28:01 · 933 阅读 · 0 评论 -
电源完整性设计的重要三步!
同时,遵循设计规范和最佳实践,确保电源完整性的控制和优化。电源模块作为电源的起始点,布局时应特别注意,为了减小噪声引入,应确保电源模块的周围环境尽量清洁,避免与其他高频或噪声敏感元件相邻。去耦电容在供电芯片的电源完整性控制中发挥着重要作用,根据电容的特性和应用需求,去耦电容一般分为大电容和小电容两种。这样可以降低去耦电容之间的互感,确保互感远小于单个电容的ESL,从而实现并联多个去耦电容后,整体ESL的。小电容的谐振频率较高,滤波半径较小,因此应该尽量靠近芯片管脚放置,如果放置过远,可能无法有效。原创 2024-03-05 10:08:05 · 868 阅读 · 0 评论 -
PCB中的安全间距如何设计?
此处介绍一种简便的方法,即为铺铜对象设置不同的安全距离,比如整板安全间距设置为10mil,而将铺铜设置为20mil,即可达到板边内缩20mil的效果,同时也去除了器件内可能出现的死铜。丝印不允许盖上焊盘。在PCB设计以及制造行业,一般情况下,出于电路板成品机械方面的考虑,或者为避免由于铜皮裸露在板边可能引起卷边或电气短路等情况发生,工程师经常会将大面积铺铜块相对于板边内缩20mil,而不是一直将铜皮铺到板边沿。而整个字符的宽度W=1.0mm,整个字符的高度H=1.2mm,字符之间的间距D=0.2mm。原创 2022-10-24 11:01:28 · 2130 阅读 · 0 评论 -
DDR布线规则与过程
但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或DDR芯片周围设定允许小间距,小线宽的区域规则,如下图。走完地址线和数据后,务必将DDR芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的。原创 2022-10-18 17:52:13 · 3338 阅读 · 0 评论 -
硬件设计基础(问题解决、面试)。
小范围的不等距对差分信号影响并不是很大,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成明显的影响。大多数PCB厂家的加工能力是这样的:大于等于8mil的过孔可以做机械孔,小于等于6mil的过孔需要做激光孔。分信号是以信号的上升沿和下降沿的交点作为信号变化点的,走线不等长的话会使这个交点偏移,对信号的时序影响较大,另外还给差分信号中引入了共模的成分,降低信号的质量,增加了EMI。原创 2022-09-24 17:27:27 · 919 阅读 · 0 评论 -
PCB中EMC设计的()。
薄膜工艺能够生产高密度混合电路所需的小尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵活的特点,适合于高速高频和高封装密度的电路中。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴式芯片。在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。原创 2022-08-25 15:23:46 · 145 阅读 · 0 评论 -
EMI(干扰)和EMS(产品抗干扰和敏感度)。
但LC组成的二阶系统,幅值衰减斜率是-40dB,更靠近理想的“立陡”的截止频率的效果,即滤波效果更好。EMS主要测试项ESD(产品静电)、EFT(瞬态脉冲干扰)、DIP(电压跌落)、CS(传导抗干扰)、RS(辐射抗干扰)、Surge(雷击)、PMS(磁场抗扰)。隐含一个问题就是在PCB上其实V1的负极和C1的负极是有一条线(PCBlayout工具软件中用的词比较准确,Trace,踪迹/轨迹)。如果EMC出现问题,除了要在原理图上查找电路参数的问题,还需要特别关注C->D,即回流路径。...原创 2022-07-29 10:12:22 · 7296 阅读 · 0 评论 -
PCB设计——MEC事项:
元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴式芯片。在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。.原创 2022-07-20 09:13:13 · 325 阅读 · 0 评论 -
对于晶振电路,我们需要从几个方面考虑设计:
对于晶振电路,我们需要从几个方面考虑设计: 降低寄生电容的不确定性 降低温度的不确定性 减少对其他电路的干扰设计注意点:1. 晶振尽量靠近芯片,保证线路尽量短,防止线路过长导致串扰以及寄生电容。2. 晶振周围打地孔做包地处理。3. 晶振底部不要走信号线,尤其是其他高频时钟线。4. 负载电容的回流地要短。5. 走线时先经过电容再进入晶振。贴片无源晶振及有源晶振的走线方式:两脚贴片无源晶振 6. 封装较大,可从晶振中间出线。 7. 如果有测试点,使stub尽量短。 8. 走线可以走成假原创 2022-06-30 09:39:50 · 4566 阅读 · 0 评论 -
PCB布局布线中地的设计(地与地使用跨接)。
1、总则地的设计,需要清除每一对电源、地,信号、地的回路,让这些回路按你设计的流向来,这样才能尽可能达到单板、系统的电磁兼容特性。2、无线信号接收机系统为例分为外围接口及二次电源、射频部分、射频电源、ADC、ADC模拟电源、ADC数字电源、时钟及时钟电源、主芯片及外围电源、主芯片及外围共9个模块组成,分为三种区域,分别是模拟地部分、数字地部分和模拟数字交联部分。模拟地部分只走模拟信号,数字地部分只走数字信号,只在ADC芯片下面、接口芯片下面、总电源输出端电容负极进行两个地的互联,要多打过孔。3、时钟线和数字原创 2022-06-10 11:02:41 · 1045 阅读 · 0 评论 -
PCB线路板叠层设计要注意哪些问题?
总的来说叠层设计主要要遵从两个规矩:1. 每个走线层都必须有一个邻近的参考层(电源或地层);2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到八层板的叠层来进行示例讲解单面PCB板和双面PCB板的叠层对于两层板来说,由于板层数量少,已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键原创 2022-06-07 19:52:06 · 451 阅读 · 0 评论 -
快速提升PCB板Layout质量
现在很多的PCB Layout工程师都是按照硬件工程师或者PI SI工程师给出的约束规则来完成布局布线的,俗称的“拉线工”。如不想被当做“拉线工”来看待。要具备一定的电路理解能与SI/PI工程师做PI/SI分析的能力。......原创 2022-06-07 19:37:57 · 464 阅读 · 0 评论 -
RS422的接终端电阻设计
RS-422如何接终端电阻? RS-422在长距离通信时,可在接收端接入一个120 欧的电阻作为终端电阻。终端电阻可以吸收网络上的反射波,有效地增强信号强度。接线方式,如下图所示 :原创 2022-08-17 10:01:10 · 6223 阅读 · 0 评论 -
EMC的PCB设计技术。(分层、布局、布线)
分层、布局、布线三方面,EMC的PCB设计技术。除了元器件的选择和电路设计之外,良好的印制电路板(PCB)设计在电磁兼容性中也是一个非常重要的因素。原创 2022-05-24 09:52:12 · 2713 阅读 · 3 评论 -
元器件布局布线PCB基本规则
一、元件布局基本规则1、按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集中原则,同时数字电路和模拟电路分开;2、定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件;3、卧装电阻、功率电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路;4、元器件的外侧距板边的距离为5mm;5、贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;6、金属原创 2022-05-12 15:51:30 · 2590 阅读 · 0 评论