嵌入式系统（三）：RISC-V处理器2

最新推荐文章于 2023-10-19 19:00:00 发布
最新推荐文章于 2023-10-19 19:00:00 发布
阅读量416 收藏
点赞数
分类专栏： 嵌入式系统 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45608532/article/details/121130443
版权

RISC-V基础整数指令集

导言

  • RV32I基础指令集命名规则：将有下划线的字母从左到右链接起来，即可完成完整的RV32I指令集。
  • 集合标志{}内列举了指令的所有变体，变体用加下划线的字母或下划线字符_表示。特别的，下划线字符_表示对于此指令不需要用字符表示。
    在这里插入图片描述

RV32I指令格式

六种基本指令格式：

在这里插入图片描述

  • 用于寄存器-寄存器操作的R类型指令
  • 用于短立即数和访存load操作的I型指令
  • 用于访存store操作的S型指令
  • 用于条件跳转操作的B类型指令
  • 用于长立即数的U型指令和用于无条件跳转的J型指令

指令只有六种格式，并且所有的指令都是32位长，这简化了指令解码。

RISC-V指令提供三个寄存器操作数，而不是像x86-32一样，让源操作数和目的操作数共享一个字段。

在RISC-V中对于所有指令，要读写的寄存器的标志符总是在同一位置，意味着在解码指令之前，就可以开始访问寄存器。

这些格式的立即数字段总是符号扩展，符号位总是在指令中最高位。

RV32I寄存器

RV32I右31个寄存器加上1个值恒为0的x0寄存器

简单算术指令（add sub）、逻辑指令（and or xor）移位指令（sll srl sra）和其他ISA差不多，立即数总是进行符号扩展，这样可用立即数表示负数。

RV32I的Load和Store

除了提供32位字lw sw的加载和存储外，还支持加载有符号和无符号字节和半字lb lbu lh lhu和存储字节和半字sb sh

有什么不同之处？

  1. 省略了其他ISA复杂的寻址模式
  2. 寻址不会起始任何数据类型，可以模仿某些x86模式
  3. 没有特殊的堆栈指令
  4. 不支持延迟加载
  5. 不需要边界对齐

条件分支

可以比较两个寄存器并葛军比较结果进行分支跳转。

比较可以是：相等beq，不相等bne，大于等于bge，或小于blt。无符号版本bgeu和bltu

指令长度必须是两个字节的整数倍，分支指令的寻址方式是12位的立即数乘以2，符号扩展它，然后加到PC上作为分支的跳转指令。

有什么不同之处？

去掉了分支延迟，省略了一些循环指令

无条件跳转

跳转并链接指令jal

跳转并链接的寄存器版本jalr

不同之处？

RISC-V使用内存映射I/O，支持字符串处理，实现了字节存取

杂项

  • 控制状态寄存器指令 (csrrc、 csrrs、 csrrw、 csrrci、 csrrsi、 csrrwi)，使我们可以轻松地访问一些程- 序性能计数器
  • ecall 指令用于向运行时环境发出请求，例如系统调用。
  • fence 指令对外部可见的访存请求，如设备 I / O 和内存访问等进行串行化。

总结

  • RISC-V继承了这些特性：
  • 32位字节可寻址的地址空间
  • 所有指令均为32位长
  • 31个寄存器，全部32位宽，寄存器0硬连线为零
  • 素有操作都在寄存器之间（没有寄存器到内存的操作）
  • 加载/存储字加上有符号和无符号加载/存储字节和半字
  • 所有算术，逻辑和移位指令都有立即数版本的指令
  • 立即数总是符号扩展
  • 仅提供一种数据寻址模式（寄存器+立即数）和PC相对分支
  • 无乘法或出发指令
  • 一个指令，用于将大立即数加载到寄存器的高位，这样加载32位常量到寄存器只需要两条指令

有何不同？

完整的软件对战只需要RV32I中的基本指令

RV32I具有更简单的基础ISA，具有64位地址版本

ZD晨曦
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
RISC-V的特权规范
11-01
RISC-V特权规范文档是一份详细介绍了RISC-V处理器体系结构中的特权模式的规范。该文档主要介绍了RISC-V处理器体系结构中的各种特权模式，包括机器模式、超级用户模式和用户模式等。 该文档是RISC-V处理器架构中的重要参考文献，它为CPU设计人员、操作系统开发人员和驱动程序开发人员等提供了必要的指导和参考信息。
RISC-V中文手册.pdf
10-22
RISC-V中文手册.pdf
RISC-V生态系统图景
01-09
RISC-V Ecosystem Landscape: document that developers, investors, vendors, researchers and others can use as a resource on the ecosystem supported by RISC-V 为开发人员、投资者、供应商、研究人员和其他人提供RISC-V支持的生态系统的资源
risc-v文档
10-13
risc-v特权指令集，覆盖了除了用户级 ISA 之外所有的 RISC-V 其他方面的内容，包括特权指令、运行操作系统所需的额外功能、接入外部设备。
RISC-V杯1
08-08
RISC-V 杯1 环境配置https://github.com/chipsalliance/rocket-chipclone 出错，修改全局配置文件，全局配置
RISC-V指令集架构特点及其总结
热门推荐
qq_29768741的博客
04-05 1万+
本文章对E203开源核的Decode模块进行总结。 一、 指令总结 六种基本指令格式，分别是： 用于寄存器-寄存器操作的 R 类型指令 用于短立即数和访存 load 操作的 I 型指令 用于访存 store 操作的 S 型指令 用于条件跳转操作的 B 类型指令 用于长立即数的 U 型指令 用于无条件跳转的 J 型指令 RISC-V的指令有几个有点： 指令只有六种格式，并且所有的指令都是 32...
RISC-V学习基础（四）
Caramel_biscuit的博客
10-19 2913
ADD指令是R-type类型（寄存器类型，操作数有三个，都是寄存器，最终存放结果的寄存器放在第一个参数）add rd,rs,rs2：将RS1里取出一个值，再从RS2里取出一个值，两个值相加，放进RD中。例如：GNU编译出来的文件都是ELF格式的。有符号数在计算中的表示：二进制补码。
计算机体系结构——指令系统——屏障指令
知识，既贵，又便宜。
07-28 5969
根据内存一致性模型，多核多线程的程序无约束执行的结果是不可确定的，因此为限制指令的执行顺序，便引入了特殊的存储器屏障指令（memory fence）。 FENCE指令用于屏障“数据”存储器访问的执行顺序。如果在程序中添加一条FENCE指令，则该FENCE能够保证“在FENCE前所有指令的数据访存结果”必须比“在FENCE后所有指令数据访存结果”先被观测到，即FENCE前的访存指令必须比FENCE后的访存指令先执行。 1. 不同存储模型下的用法 由于各个存储模型限制条件不同（各种内存一致性模型参见：ht
RISC-V— 架构基础知识学习
deilt
10-28 9483
蜂鸟 E200 系列是一个开源的RISC-V 处理器。蜂鸟 E200 系列由中国大陆研发团队开发，用户能够轻松与开发人员取得交流和支持。RI蜂鸟 E200 处理器研发团队拥有在国际一流公司多年开发处理器的经验，使用稳健的Verilog 2001 语法编写的可综合 RTL 代码，以工业级标准进行开发。蜂鸟 E200 的代码为人工编写，添加丰富的注释且可读性强，非常易于理解。
ARM System Developer's Guide 学习笔记 3.2 分支指令
keke_Memory的博客
04-16 644
ARM System Developer's Guide 学习笔记 3.2 分支指令分支指令（Branch Instructions）四种分支指令 及其 语法1. B 跳转2. BL 带返回的跳转，3. BX 跳转并切换状态(Thumb)4. BLX 带返回的跳转并切换状态 分支指令（Branch Instructions） 分支指令改变程序执行的流程或用来调用子程序，这种类型的指令允许程序有子程...
一种超低功耗的RISC-V处理器流水线结构
10-15
基于超低功耗嵌入式应用的设计目标，提出了一种基于RISC-V指令集架构的处理器流水线结构，考虑到功耗和性能的折中要求，采用了以两级按序流水线为主体，辅以其他组件流水线长度可变的流水线结构。并在VCS环境下验证...
C语言实现基于Risc-V 的操作系统内核模拟设计与实现源代码，一个运行在RISC-V架构处理器上的玩具嵌入式操作系统
07-24
C语言实现基于Risc-V 的操作系统内核模拟设计与实现源代码，一个运行在RISC-V架构处理器上的玩具嵌入式操作系统 完成了操作系统的引导、UART 串口驱动、中断管理、动态内存管理、多任务调度、自旋锁、信号量、FAT32...
RISC-V处理器嵌入式开发概述.pdf
09-25
RISC-V处理器嵌入式开发概述.pdf
基于运行在RISC-V架构处理器上的玩具嵌入式操作系统【论文+源码】
最新发布
05-18
【作品名称】：基于运行在RISC-V架构处理器上的玩具嵌入式操作系统【论文+源码】 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 ...
轻量级安全内存：RISC-V嵌入式微处理器安全增强.pdf
09-25
轻量级安全内存：RISC-V嵌入式微处理器安全增强.pdf
优秀的 Verilog/FPGA开源项目介绍（三十六）-RISC-V（新增一）
OpenFPGA的博客
01-06 1万+
关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张...
RISV-V架构的寄存器介绍
weixin_42031299的博客
09-13 4137
（1） 通用寄存器：寄存器的功能没有提前定义，是给编写代码的程序员使用的，具体寄存器里保存的数据是什么含义，是由编写代码的程序员决定；（2）系统寄存器：和处理器模式相关的寄存器，寄存器的每个bit都已经提前定义好，程序员只能按照规则来操作系统寄存器。比如：M、S、U各个模式下的系统寄存器，每个寄存器的每个bit都已经定义好了含义；
[RISC-V] sfence.vma -- Supervisor Memory-Management Fence Instruction
wangyijieonline的博客
12-15 487
特别是，即使 SFENCE.VMA 在后续隐式访问之前对先前的显式访问进行排序，并且那些隐式访问在其关联的显式访问之前进行排序，SFENCE.VMA 不一定将先前的显式访问置于全局内存顺序中的后续显式访问之前。在传统的 TLB 设计中，多个条目可能匹配单个地址，例如，如果页面升级为超级页面而无需首先清除原始非叶 PTE 的有效位并执行 rs1 = x0 的 SFENCE.VMA . 在这种情况下，类似的评论适用：使用旧的非叶 PTE 还是新的叶 PTE 是不可预测的，但行为在其他方面是明确定义的。
RISC-V架构——物理内存属性和物理内存保护
weixin_42031299的博客
10-19 1848
（1）系统内存映射包含各种不同属性的地址空间范围，每个地址空间范围支持的操作不一样；（2）物理内存属性一般是在芯片设计阶段就固定下来（大部分芯片不支持软件修改），芯片内存有PAM检测器，PMA检测器会对物理地址权限和属性做检查；
验证risc-v处理器跟risc-v处理器内核有什么不同吗
03-28
RISC-V处理器和RISC-V处理器内核是两个不同的概念。 RISC-V处理器是指一款基于RISC-V指令集架构设计的CPU，可以被用于实现各种计算机系统或者嵌入式系统。RISC-V处理器通常包括多个功能模块，如整数单元、浮点单元、存储器控制器、总线接口等，用于完成不同的计算任务。 RISC-V处理器内核则是指RISC-V指令集架构中的基本指令集，包括整数指令、浮点指令、存储器访问指令等。RISC-V处理器内核是RISC-V指令集架构的基础，是用于实现RISC-V处理器的关键所在。 因此可以说，RISC-V处理器和RISC-V处理器内核是两个不同的概念，前者是基于后者设计的一种实现，两者之间存在着密切的联系和依赖关系。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值