FPGA配置、

FPGA是基于SRAM的架构。通电后，数据可以保持不变；断电后，数据会消失。FPGA重新上电后，需要重新写入配置数据（即所谓的bit流）。根据bit流载入方式的不同，可分为两大类：

通过JTAG直接下载到FPGA中，每次重新上电都需要再下载一遍。（JTAG配置模式）
提前将配置数据存储在外部非易失存储器（例如Flash）中，上电后自动加载到FPGA中。
更详细的分类请见这篇文章XILINX 7系列FPGA_配置篇 - 知乎 (zhihu.com)
FPGA上电以后首先进入配置模式（configuration），在最后一个配置数据载入到FPGA以后，进入初始化模式（initialization），在初始化完成后进入用户模式（user-mode）。在配置模式和初始化模式下，FPGA的用户I/O处于高阻态（或内部弱上拉状态），当进入用户模式下，用户I/O就按照用户设计的功能工作。

一个器件完整的配置过程将经历复位、配置和初始化等3个过程。FPGA正常上电后，当其nCONFIG管脚被拉低时，器件处于复位状态，这时所有的配置RAM内容被清空，并且所有I/O处于高阻态，FPGA的状态管脚nSTATUS和CONFIG_DONE管脚也将输出为低。当FPGA的nCONFIG管脚上出现一个从低到高的跳变以后，配置就开始了，同时芯片还会去采样配置模式（MSEL）管脚的信号状态，决定接受何种配置模式。随之，芯片将释放漏极开路（open-drain）输出的nSTATUS管脚，使其由片外的上拉电阻拉高，这样，就表示FPGA可以接收配置数据了。在配置之前和配置过程中，FPGA的用户I/O均处于高阻态。

所以配置模式取决于配置模式管脚的信号状态。
————————————————

                            版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
                        
原文链接：https://blog.csdn.net/qq_56100912/article/details/137344844