verilog中＞＞＞和＞＞的区别

最新推荐文章于 2024-06-16 00:57:45 发布
最新推荐文章于 2024-06-16 00:57:45 发布
阅读量2.1w 收藏 98
点赞数 36
文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45764003/article/details/108022404
版权

最近在做滤波器的东西，发现Verilog中有>>>这个操作，网上查了一番，发现讲的不是很清楚，就自己仿真了顺手写个记录。

下面首先定义输入输出：a和b都是有符号位的5bit端口，c和d是无符号位的5bit端口。

定义输入和输出

运算很简单

向右移1位
位移

向右移2位在这里插入图片描述

仿真结果

向右移1位的运算结果
向右移1位的运算结果

向右移2位的运算结果向右移2位的运算结果

结论

1、有符号数，符号位为1，使用>>>，高位补1；
2、有符号数，符号位为0，使用>>>，高位补0（和>>相同）；

3、无符号数，无论最高位是什么，使用>>>，高位补0；

拳头才是男人的浪漫
关注
  • 36
    点赞
  • 踩
  • 98
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog中逻辑移位运算符(＜＜,＞＞)和算数移位运算符(＜＜＜,＞＞＞)的区别
szdsid的博客
03-07 4493
verilog-2005标准原文： There are two types of shift operators: the logical shift operators, << and >>, and the arithmetic shift operators, <<< and >>>. The left shift operators, << and <<<, shall shift their left op
verilog一些语法
weixin_41458037的博客
07-02 714
1、逻辑移位与算术移位 右移位数不变，左移扩充位数 逻辑移位：>>,<<，不考虑符号 reg [7:0] a ,b; a=8'b1100_1101; b= (a>>1); b :8'b0110_0110 算术移位：>>>,<<<,考虑符号位 reg signed [7:0] a ,b; a=8'b1...
verilog中，逻辑右移>>、算数右移>>>、以及无符号右移、有符号右移，仿真对比图（右移结果还跟被赋值的位数有关）
热门推荐
Ocean的机器学习之路
05-23 2万+
(好多资料都是说&gt;&gt;&gt;是逻辑右移，&gt;&gt;是算数右移，但我的仿真结果却不是这样，，，有不对的地方还请大佬指出)1、无符号逻辑右移&gt;&gt;,右移1位，等价于除以22、有符号逻辑右移&gt;&gt;仿真结果跟之前的无区别，但是，我把被赋值位数改变，就会有区别了（不知道为什么）3、将2中的c、d变成6bit看到不同了吧。此时b=10000,带符号右移移位，变成11000...
8，Verilog-2005标准篇：网络（net）信号类型
最新发布
FPGA_LOVE的博客
06-16 46
这些trireg网络的大小不同，存储的值也不同。b) 在模拟时间 10 时，信号wire b 的值变为 0，断开了 trireg_la 和 trireg_sm 与信号wire a 的连接。a) 在模拟时间 0 时，信号wire a、信号wire b 和信号wire c 的值均为 1，信号wire a 驱动一个强 1 进入 trireg_la 和 trireg_sm。在图2中，trireg_la 网络的电容强度较大，trireg_me1 和 trireg_me2 中等，trireg_sm 较小。
Verilog语法——移位运算符“＞＞“和“＞＞＞“的细节
weixin_51116586的博客
01-25 2332
本文介绍了Verilog语法中移位运算符">>"和">>>"的区别和应用细节。
【Verilog】当算术右移“>>>”只会补零时我们能做些什么
adaliu1998的博客
05-26 2万+
    一般认为“&gt;&gt;&gt;”在Verilog里是算术右移指令，但实操中发现它有时会在右移时仍然补零，即使符号位为1。这是因为“&gt;&gt;&gt;”会先判断这个操作数是否有符号数。如果是无符号数，则补零，是有符号数，才会补符号位。而一般使用的reg operand; 这种变量定义法默认所定义的变量为无符号数，因此只补零。Result = operandB &gt;&gt;&gt...
Verilog的无符号移位运算（“＞＞“和“＜＜“）和算术移位运算（“＜＜＜“和“＞＞＞“)的设计
摸鱼宗宗主的博客
09-21 5614
1.无符号移位 1.1.基本设计 我们在进行Verilog代码设计时经常会用到移位运算，对于无符号运算，我们只需要使用移位运算符（"<<“和”>>"）就能够实现移位的功能，这个很容易理解。 如无符号左移时，接收寄存器要比源寄存器多出对应移位位宽。 reg [3:0] reg1; reg [5:0] reg2; always@(posedge clk) reg2 <= reg1 << 2;//左移两位，reg2比reg1多出两位。 同理对于无符号右移时，只需要减
【Verilog语法012】Verilog ＞＞＞
1615549892
10-11 206
verilog >>>
【Verilog】二、Verilog基础语法
weixin_62912626的博客
11-14 6880
FPGA Verilog基础语法
EDA/PLD中的Verilog HDL的real和realtime类型
12-09
在Verilog HDL中，`real`和`realtime`是两种特殊的数值类型，它们主要用于表示浮点数和时间值。 1. `real`类型： - `real`类型是用来表示浮点数的，它提供了一种在Verilog代码中处理实数的方法。在Verilog HDL中，...
vhdl和verilog哪个好?vhdl与verilog的区别
07-15
本文主要讲了vhdl与verilog的区别，希望对你的学习有所帮助。
verilog中的阻塞和非阻塞区别
06-01
### Verilog中的阻塞与非阻塞赋值详解 #### 一、引言 Verilog是一种广泛应用于硬件设计的语言，特别是在数字逻辑电路的设计与验证领域。阻塞赋值与非阻塞赋值是Verilog语言中两个重要的概念，它们直接影响着程序的...
System Verilog与verilog的对比
04-20
system verilog与verilog的区别，也讲了开发时的注意事项
<Verilog编码与综合中的非阻塞性赋值>
04-29
在Verilog中，赋值有两种类型：阻塞赋值（blocking assignment）和非阻塞赋值（non-blocking assignment），这两种赋值方式在仿真和综合过程中有着显著的区别。 标题中的“非阻塞赋值”是Verilog中的一个重要概念，...
[Verilog语言入门教程] Verilog 操作符与表达式
木子芯兮的博客
01-11 1211
图片来源： https://www.runoob.com/算术操作符：加法(+)、减法(-)、乘法(*)、除法(/)、取模(%)、自增(++)、自减(–)等。逻辑操作符：与(&)、或(|)、非(!)、异或()、与非(~&)、或非(~|)、异或非(~)等。位操作操作符：按位与(&)、按位或(|)、按位异或(^)、按位非(~)、左移(<<)、右移(>>)等。关系操作符：等于(==)、不等于(!=)、大于(>)、小于(<)、大于等于(>=)、小于等于(<=)等。条件操作符：三目运算符(?😃。赋值操作符。
Verilog基础【一】
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-31 1317
不展开，占用篇幅了。感兴趣—>Verilog 简介。
Verilog/数电 知识点随记（1）
xidian_hxc的博客
06-14 773
一、verilog语法 1、计数器（课本上的版本） 本来一直使用case版本，最近翻书看到的下面版本。 module counter( input clk, input rst, output reg [2:0]Q ); parameter M = 5;//循环计数长度为5 parameter MM = M - 1; wire Id; assign Id = Q >= MM; always @(posedge clk)begin if(!rst) Q <= 1'b0; else Q &l
Verilog的基本语法
a45667的博客
12-01 2975
1.标识符 标识符：模块名、变量名、常量名 Verilog是大小写敏感的（a和A是不同的） 标识符：任意一组字母、数字、$、_的组合 标识符的第一个字母必须是字母或下划线 书写标识符时应该简洁明了清晰，最好能够体现含义，如 clk_50M:表示50兆赫兹时钟 　　cpu_addr:表示CPU的地址线 2.变量 变量：使用前进行声明 线网变量net 寄存器变量register 3种数据类型： reg型：寄存器数据类型。（在过程块中赋值使用） 寄存器表示一...
2.3 Verilog HDL运算符
weixin_42454243的博客
05-09 1310
运算符1 算术运算符2 逻辑运算符3 按位运算符4 关系运算符5 等式运算符6 缩减运算符7 移位运算符8 条件运算符和拼接运算符8.1 条件运算符8.2 拼接运算符9 运算符的优先级 1 算术运算符 注意： 在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符） 结果的符号位采用模运算符中第一个操作数的符号。 例如，-10%3 结果-1 ，11%-3 结果为2。 在进行算术运算时，如果某一个操作数有不确定的值x，则整个结果也为不确定值x。 2 逻辑运算
verilog 中>> 和 >>>的区别
07-28
在 Verilog 中，`>>` 和 `>>>` 是右移操作符，用于对一个数进行右移操作。它们之间的主要区别在于符号扩展。 `>>` 是算术右移操作符，它将右移后的空位用符号位进行填充。也就是说，如果要右移的数是正数，则在左侧...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值