[Verilog语言入门教程] Verilog 操作符与表达式

前言

1. 操作符

图片来源： https://www.runoob.com/

Verilog语言中使用的操作符包括：

• 算术操作符：加法(+)、减法(-)、乘法(*)、除法(/)、取模(%)、自增(++)、自减(–)等。

• 逻辑操作符：与(&)、或(|)、非(!)、异或(^{)、与非(~&)、或非(~|)、异或非(}~)等。

• 位操作操作符：按位与(&)、按位或(|)、按位异或(^)、按位非(~)、左移(<<)、右移(>>)等。

• 关系操作符：等于(==)、不等于(!=)、大于(>)、小于(<)、大于等于(>=)、小于等于(<=)等。

• 条件操作符：三目运算符(?😃。

• 赋值操作符：赋值(=)、加等(+=)、减等(-=)、乘等(*=)、除等(/=)、模等(%=)、与等(&=)、或等(|=)、异或等(^=)、左移等(<<=)、右移等(>>=)等。

结构化操作符：括号(())、方括号([])、点号(.)等。

• 归约操作符 [文献1]

归约操作符包括：归约与（&），归约与非（_{&），归约或（|），归约或非（}|），归约异或（^{），归约同或（~}）。

归约