所有信号布线都不得跨分割,且有完整的参考平面(注意过孔破坏信号参考层,走线与参考平面边缘距离应>=12mil),线与线的间距保持>=3倍线宽,组内信号与其他组信号之间最好在保持间距同时铺地和打地过孔隔离,重要信号和差分信号做包地处理,切换参考层要增加回流地过孔改善回流路径。
1、USB2.0布线要求
USB2.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分90ohm ±10% |
差分对内最大时延差 | <20mil |
走线长度 | <6 inches |
各信号所允许过孔数量 | 建议不超过4个,不得超过6个 |
2、USB3.0布线要求
USB3.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分90ohm ±10% |
差分对内最大时延差 | <6mil |
走线长度 | <6 inches |
电容要求 | 100nF ±20%, 建议用0201封装 |
差分对间间距 | 建议大于等于4倍USB线宽 |
USB与其它信号间距 | 建议大于等于4倍USB线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
3、HDMI 2.0布线要求
HDMI 2.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分100ohm ±10% |
差分对内最大时延差 | <6mil |
时钟与数据等长要求 | <480mil |
走线长度 | <6 inches |
差分对间间距 | 建议大于等于5倍HDMI线宽 |
HDMI与其它信号间距 | 建议大于等于5倍HDMI线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
4、HDMI2.1布线要求
HDMI2.1布线要求 |
参数 | 要求 |
走线阻抗 | 差分100ohm ±10% |
差分对内最大时延差 | <6mil |
时钟与数据等长要求 | <480mil |
走线长度 | <4 inches |
电容要求 | 220nF ±20%,建议用 0201 封装 |
差分对间间距 | 建议大于等于 7 倍 HDMI 线宽 |
HDMI与其它信号间距 | 建议大于等于 7 倍 HDMI 线宽 |
ESD | I/O 对地电容不超过 0.2pF |
各信号所允许过孔数量 | 建议不加过孔 |
5、PCIE2.0布线要求
PCIE2.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分85ohm ±10% |
差分对内最大时延差 | <6mil |
差分对间等长要求 | <6inches |
走线长度 | <6inches |
电容要求 | 100nF ±20%, 建议用0201封装 |
差分对间间距 | 建议大于等于4倍PCI-E线宽 |
差分对内最大时延差(REFCLK) | <12mil |
走线阻抗(REFCLK) | 差分100ohm±10% |
PCI-E与其它信号间距 | 建议大于等于5倍PCI-E线宽,至少要4倍PCI-E线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
6、PECI3.0布线要求
PECI3.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分85ohm±10% |
差分对内最大时延差 | <6mil |
差分对间等长要求 | <6 inches |
走线长度 | <6 inches |
电容要求 | 220nF ±20%, 建议用0201封装 |
差分对间间距 | 建议大于等于5倍PCI-E线宽 |
差分对内最大时延差(REFCLK) | <12mil |
走线阻抗(REFCLK) | 差分100ohm±10% |
PCI-E与其它信号间距 | 建议大于等于5倍PCI-E线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
7、MIPI-DPHY布线要求
MIPI-DPHY布线要求 |
参数 | 要求 |
走线阻抗 | 差分100ohm ±10% |
差分对内最大时延差 | <6mil |
时钟与数据之间等长 | <12mil |
走线长度 | <6 inches |
差分对间间距 | 建议大于等于4倍MIPI线宽,至少要3倍MIPI线宽 |
MIPI与其它信号间距 | 建议大于等于4倍MIPI线宽,至少要3倍MIPI线宽 |
各信号所允许过孔数量 | 建议不超过4个 |
8、MIPI-CPHY布线要求
MIPI-CPHY布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm±10% |
组内(TRIO_A\TRIO_B\TRIO_C)最大时延差 | < 6mil |
组间(TRIO0\TRIO1\TRIO2)等长要求 | <100mil |
走线长度 | <5 inches |
对间间距 | 建议大于等于4倍MIPI线宽 |
MIPI与其它信号间距 | 建议大于等于4倍MIPI线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
9、DP1.4布线要求
DP1.4布线要求 |
参数 | 要求 |
走线阻抗 | 差分100ohm ±10%(只作为DP接口,无复用) 差分95OHMohm±10%(USB3.0 / DP1.4复用) |
差分对内时延差 | <6mil |
差分对间等长要求 | <1000mil |
走线长度 | <6 inches |
差分对间间距 | 建议大于等于6倍DP线宽 |
DP与其它信号间距 | 建议大于等于6倍DP线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
电容要求 | 建议100nF (75nF ~ 200Nf含误差) |
ESD | I/O对地电容不超过0.2pF |
10、eDP布线要求
eDP布线要求 |
参数 | 要求 |
走线阻抗 | 差分85ohm±10% |
差分对内最大时延差 | <6mil |
走线长度 | <6 inches |
差分对间间距 | 建议大于等于4倍EDP线宽 |
电容要求 | 100nF ±20%, 建议用0201封装 |
EDP与其它信号间距 | 建议大于等于4倍EDP线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
11、BT1120布线要求
BT1120布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm ±10% |
时钟与数据等长 | <180mil |
走线长度 | <5 inches |
BT1120信号线之间间距 | 建议≥2倍BT1120线宽 |
12、RGMII布线要求
RGMII布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm ±10% |
(TXD{0-3},TXEN) to TXCLK等长 | <120mil |
(RXD{0-3},RXDV) to RXCLK等长 | <120mil |
走线长度 | <5 inches |
RGMII信号线之间间距 | 建议≥2倍RGMII线宽 |
RGMII与其它信号间距 | 建议3倍RGMII线宽,至少2倍倍RGMII线宽 |
13、SATA3.0布线要求
SATA3.0布线要求 |
参数 | 要求 |
走线阻抗 | 差分90ohm ±10% |
差分对内最大时延差 | <6mil |
走线长度 | <6 inches |
电容要求 | 10nF ±20%, 建议用0201封装 |
差分对间间距 | 建议大于等于4倍SATA线宽 |
SATA与其它信号间距 | 建议大于等于4倍SATA线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
14、EMMC布线要求
EMMC布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm±10% |
时钟与数据之间等长 | <120mil |
走线长度 | <3.5 inches |
eMMC信号线之间间距 | 至少2倍eMMC线宽 |
eMMC与其它信号间距 | 建议3倍线宽,至少2倍eMMC线宽 |
各信号所允许过孔数量 | 建议不超过2个 |
15、SDMMC布线要求
SDMMC布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm ±10% |
时钟与数据之间等长 | <120mil |
走线长度 | <4 inches |
SDMMC信号线之间间距 | 至少2倍SDMMC线宽 |
16、SDIO布线要求
SDIO布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm ±10% |
时钟与数据之间等长 | <120mil |
走线长度 | <4 inches |
SDIO信号线之间间距 | 至少2倍SDIO线宽 |
17、FSPI布线要求
FSPI布线要求 |
参数 | 要求 |
走线阻抗 | 单端50ohm ±10% |
时钟与数据等长 | <200mil |
走线长度 | <4 inches |
SFC信号线之间间距 | 至少2倍SFC线宽 |
18、LPDDR4、X布线要求
LPDDR4、X布线要求 |
参数 | 要求 |
DQ、DM 单端信号阻抗 | 40 Ohm ± 10% |
地址控制线(除了 CKE 信号)单端信号阻抗 | 40 Ohm ± 10% |
CKE 单端信号阻抗 | 50 Ohm ± 10% |
差分信号阻抗 | (80~90) Ohm ± 10% |
DQ 和 DQS 之间的等长(同一个 Byte 内) | ≤ 16ps |
DM 和 DQS 之间的等长(同一个 Byte 内) | ≤ 16ps |
地址、控制线和 CLK 之间的等长 | ≤ 16ps |
DQS_P 和 DQS_N 之间的等长 (同一个 Byte 内) | ≤ 1ps |
CLK_P 和 CLK_N 之间的等长 | ≤ 1ps |
DQS 和 CLK 之间的等长 | ≤ 40ps |
不同 Byte 之间的间距(airgap) | ≥2 倍走线宽度 |
同一个 Byte 内 DQ 和 DQ 之间的间距(airgap) | ≥2 倍走线宽度 |
同一个 Byte 内 DQ 和 DQS 之间的间距(airgap) | 建议≥3 倍走线宽度 至少 2 倍走线宽度 |
地址控制线之间的间距(airgap) | ≥2 倍走线宽度 |
CLK 和其他信号线之间的间距 | 建议≥3 倍走线宽度 至少 2 倍走线宽度 |
19、 LPDDR5布线要求
LPDDR5布线要求 |
参数 | 要求 |
DQ、DM 单端信号阻抗 | 40 Ohm ± 10% |
地址、控制线单端信号阻抗 | (40~50 )Ohm ± 10% |
差分信号阻抗 | (80~90) Ohm ± 10% |
DQ 和 DQS、WCLK 之间的等长(同一个 Byte 内) | ≤ 25mil |
DM 和 DQS、WCLK 之间的等长(同一个 Byte 内) | ≤ 25mil |
地址、控制线和 CLK 之间的等长 | ≤ 40mil |
DQS_P 和 DQS_N 之间的等长 (同一个 Byte 内) | ≤ 5mil |
WCLK_P 和 WCLK_N 之间的等长(同一个 Byte 内) | ≤ 5mil |
CLK_P 和 CLK_N 之间的等长 | ≤ 5mil |
DQS、WCLK 和 CLK 之间的等长 | ≤ 200mil |
不同 Byte 之间的间距(airgap) | ≥2 倍走线宽度 |
同一个 Byte 内 DQ 和 DQ 之间的间距(airgap) | ≥2 倍走线宽度 |
同一个 Byte 内 DQ 和 DQS 之间的间距(airgap) | 建议≥3 倍走线宽度 至少 2 倍走线宽度 |
同一个 Byte 内 DQ 和 WCLK 之间的间距(airgap) | 建议≥3 倍走线宽度 至少 2 倍走线宽度 |
地址控制线之间的间距(airgap) | ≥2 倍走线宽度 |
CLK 和其他信号线之间的间距 | 建议≥3 倍走线宽度 至少 2 倍走线宽度 |