一、集成电路及封装
- 集成电路定义：集成电路是将一定数量常用电子元件，比如电阻、电容、晶体管等，以及这些电子元件之间的连线，通过半导体工艺集成在一起具有特定功能的电路。
- KGD (Known-Good-Die):已知合格芯片，用于描述准备用于封装（单芯片、多芯片）集成电路。
-
摩尔定律：晶体管数量每两年翻一倍，尤其是对硅基处理器、存储器至关重要。
-
器件尺寸微缩极限挑战：①微缩极限（光刻精度、短沟道效应）②功耗极限（功耗密度、能耗效率）③速度极限（沟道迁移率、互连速度）
-
PPACT: Performance/Power/Area/Cost/Time To Market
-
单片集成电路不再适用的原因：①单芯片制造面积上限；②先进节点设计低良率、高成本
-
SIP(系统级封装)：将多种功能芯片（如处理器、存储器等）集成在一个封装内从而实现一个具有基本完整功能的一种封装形式。
-
SIP与Soc区别：
SIP:采用不同芯片进行并排或叠加的封装方式
Soc：高度集成的芯片产品
9.封装定义：将半导体（集成电路）芯片包封在某一种标准组件中的方法、结构、工艺，通过这种包封，将半导体芯片标准组件安装在PCB（系统）实现使用。
10. 封装作用：环境保护、机械支撑、电源分配、信号传输、散热、尺度放大、功能集成
11.封装形式变迁：①单芯片封装向多芯片封装转变；②单一功能向多功能转变；③2D向3D转变
12. 封装密度指标：单位封装体积硅密度、单位面积bump、单位尺寸互连密度。
13.封装密度体现：①封装效率（芯片面积/封装面积)上升；②封装高度下降；③互连线宽、间距不断下降；④三维封装
二、引线键合封装（Wire bonding)
-
定义：使用金丝或金线利用热超声或超声，完成芯片与电路或引线框架的连接。
-
键合方法：楔形焊、球形焊
-
流程：
楔形焊:第一压焊点：劈刀下移，金丝与焊盘接触，施加热超声或超声，完成第一压焊点；（楔形）
劈刀上升移动，完成线性；
第二压焊点：劈刀下移，金丝与焊盘接触，施加热超声或超声，完成第二压焊点；（楔形）
球形焊:第一压焊点：劈刀下移，金丝与焊盘接触，施加热超声或超声，完成第一压焊点；（球形）
第二压焊点：劈刀下移，金丝与焊盘接触，施加热超声或超声，完成第二压焊点；（楔形）
劈刀上升，预留线尾，拉断金丝。
4.技术类型：环氧树脂粘接，导电胶粘接，DAF(Die Attach Film)、共晶焊粘接、焊料回流粘接、纳米银浆烧结粘接
环氧树脂（优点：高温不挥发，热稳定性好；缺点：高温固化，湿度敏感）
导电胶（优点：导电导热性好，易操作，机械强度高；缺点：高温挥发有机物，热稳定性较差（>200℃）
DAF（优点：没有溢胶，厚度可控，适合堆叠封装；缺点：加压力，晶圆级操作）
共晶焊（优点：机械强度大，低电阻—欧姆接触，无污染；缺点：加温加压力，适合小芯片，成本高）
焊料回流（优点：低电阻，导热好，便于操作；缺点;CTE匹配敏感，高温操作，IMC（Inter metallic Compound：金属间化合物）可靠性）
纳米银浆（优点：高温服役，低热阻，界面特性优良；缺点：高温烧结，工艺流程长，成本高)
5.工艺考虑、性能指标:机械强度、化学性能稳定、导电性、导热性、热匹配特性、低固化温度和易操作性
三、倒装封装（Flip Chip）
1. FC互连优点：高密度、I/O引脚数量多；低耦合电感；短传输路线；优良噪音控制；薄外形
2.UBM（Under Bumping Metallurgy）
黏附层:与铝压焊块和钝化层黏附性好，热膨胀系数近似，接触电阻小；
扩散阻挡层:防止凸点材料与Al、Si材料间相互扩散，避免凸点材料进入Al层形成金属间化合物；
浸润层；凸点材料良好浸润，作为电镀种子层，防止生成不利于焊接的金属间氧化物；
防氧化层：保护黏附层和扩散阻挡层，防止金属被氧化和玷污。
3.铜凸点工艺流程：
电镀金属种子层——光刻胶涂覆，曝光图形化——电镀铜——溅射焊球下金属层（UBM）——电镀焊锡——光刻胶去除、刻蚀UBM——焊料回流
4.金凸点工艺流程：
钝化层淀积——溅射焊球下金属层（UBM）—— 光刻胶涂覆，曝光图形化 ——电镀金—— 光刻胶去除、刻蚀UBM
5.焊料凸点工艺流程：
Al焊块晶圆结构（Al焊块和钝化层构成晶圆表面结构）——溅射焊球下金属层（UBM）——光刻胶涂覆，曝光图形化——电镀铜和焊锡——光刻胶去除、刻蚀UBM——焊料回流
6.焊料凸点组装流程：
涂覆助焊剂——贴片——焊料回流——清洗层间助焊剂——填充底部填充剂——加热、底部固化
7.Underfill原因、工艺要求、可靠性要求
原因：芯片和基板热膨胀系数不一样，导致产生热应力
工艺要求：低粘度，芯片底部完全填充；无孔洞；可调整凝胶时间；没有或较少挥发物
可靠性要求：优异的芯片与基板粘附性；吸湿率低；辐射率低；没有倒角、分层或其他失效形式；热稳定性好；
四、芯片尺寸封装（WLCSP: Wafer Level Chip Size Package ）
-
WLCSP定义：封装面积小于芯片面积的1.2倍
-
Fan-in WLP
定义:集成电路芯片（IC）经过晶圆级工艺形成允许被测试和组装在系统（PCB）板上的窄节距I/O端口的封装形式。
特点：前制程工艺制造；采用焊球/柱互连；PCB面积约等于芯片面积
-
WLCSP工艺流程：
原始晶圆——高分子胶涂覆——RDL布线，淀积金属种子层——RDL光刻胶涂覆，曝光图形化——电镀铜——光刻胶去除，刻蚀金属种子层——高分子胶涂覆——焊球下金属种子层淀积（UBM)——光刻胶涂覆，曝光图形化——电镀焊球下金属铜——光刻胶去除，刻蚀金属种子层——装球、回流、清洗
4. 传统封装与WLCSP对比：
传统封装：晶圆测试——划片——封装——成片；
WLCSP：晶圆封装——凸点——划片——成片；
5. WLCSP与FC-BGA比较：无封装基板；成本低；薄外形；优良电性能；工艺简单
五、晶圆级扇出封装（Fan—out)
-
Fan-out WLP定义:将已划片的芯片放入高分子基体中，得到与晶圆相似的尺寸
-
与FC比较：成本低，薄外形，无封装基板，优良电性能；易于实现SIP和3D封装；无圆片级凸点成型；无Flip Chip组装：无Flux清洗、无underfill；
-
与Fan-in 比较：优良热性能；Known Good Die（已知好芯片）、高良率；高密度，多芯片可以埋入无源基板；引线数量多；较好的板级可靠性
-
RDL First（Die Last)与Die First相比：翘曲小，层数更高，线宽更小
-
Fan-out 工艺流程
薄膜工艺实现再布线：高分子胶涂覆——光刻胶涂覆，曝光图形化——刻蚀高分子胶，光刻胶去除——溅射TiCu——光刻胶涂覆，曝光图形化——电镀铜——刻蚀TiCu，光刻胶去除
RDL First（Die Last)：铜柱电镀——电镀焊锡盖——KGDs切薄——裸硅片上再布线——助焊剂涂覆、晶圆键合、清洗——底部填充、固化——EMC塑封——EMC背部减薄至KGD——键合金属增强晶圆，背部研磨硅片晶圆至RDLs层，焊球
6. 压缩模具（Compression Molding）方法：KOZ(keep out zone)；Over—mode
六、什么是TSV?
-
深宽比：（aspect ratio，高度：直径）
-
TSV优势：高密度、高速、低寄生参数、低功耗、互连短、
-
硅转接板</strong>：含有TSV以及其他互连结构的硅基板
-
为什么采用硅：
硅可以通过掺杂改变导电性;热膨胀系数与芯片近似，不会产生热应力；
同各项以硅为衬底的器件良好兼容；利于散热；利于刻蚀通孔；利于3D封装
补充:TGV(Through-Glass-Via)：填充SiO2（导电SiO2）.
5.硅基无源转接板
(1)定义：转接板不含电路功能元件
(2)工艺流程：TSV刻蚀——TSV侧壁绝缘层沉积——扩散阻挡层、种子层沉积——TSV电镀铜——正面CMP平坦化——正面RDL布线——正面UBM制作——临时键合——衬底减薄，TSV露头——背面绝缘及开孔——背面RDL制作——背面制作焊球——拆键合及划片——模块组装
6.硅基有源转接板
(1)定义：转接板含电路功能元件
(2)工艺流程：FEOL工艺——TSV刻蚀——绝缘层、扩散阻挡层、种子层沉积——金属互连制作——临时键合工艺——TSV背面减薄及露头——绝缘层沉积——背面RDL制作
七、封装设计
-
封装设计特点：跨尺度与多物理场；协同设计（平衡过程）
-
封装设计规则：根据实际工艺水品和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制
-
IC芯片：硅片级组装规则与具体的封装技术（裸片焊盘尺寸，焊盘大小，...）
-
衬底封装：封装内部（线宽，线间距，通孔规则等...）
-
PCB组装和测试：（金线间距，重叠等...）
-
-
电设计与仿真
电设计功能作用：信号输入输出，供电以及地连接
并行与串行接口 :带宽=I/O速度*传输位数
[传输位数=总线宽度或数据线数]
[I/O速度=单条数据线（单端/差分）速度Mbps or Gbps]
背板带宽标志了交换机总的数据交换能力，单位为Gbps，也叫交换带宽，背板带宽越高，所能处理数据的能力就越强，但同时设计成本也会越高。
单端线：一根信号线与其参考的基准参考地（电源），一般用于并行总线
差分线：用两条平行的、等长的走线传输（相位差180度的同一信号），一般用于串行总线
4.损耗：传输线的信号损耗主要包括：导体（阻性）损耗、介质损耗、相邻耦合损耗、反射损耗、辐射损耗。其中阻性损耗和介质损耗是影响高频损耗的主要根本原因。
导体损耗：导线的电阻在交流情况下随频率变化，随频率升高，电流由于趋肤效应集中在导体表面，受到的阻抗增大，铜箔表面的粗糙度也会加剧导体损耗；
介质损耗：由于介质极化，交流电场使介质中电偶极子极化方向不断变化，消耗能量；
相邻耦合损耗：指串扰，造成信号衰减同时对近邻信号带来干扰；
反射损耗：阻抗不连续，反射导致传输信号损失部分能量；
对外辐射：辐射引起信号衰减相对较小，但是会带来EMI问题。
电磁干扰（Electromagnetic Interference 简称EMI），直译是电磁干扰，指电子产品工作会对周边的其他电子产品造成干扰。
5.趋肤效应：高频时导体出现交流或交变电磁场，此时导体内部电流主要集中在导体外表薄层。越靠近导体表面，电流密度越大，导体内部电流很小甚至没有电流，结果导致导体电阻增大，损耗增加。这一现象称为趋肤效应。
趋肤深度：
h=sqrt（1/（pixfxuxq)，q:电导率；u磁导率；f信号频率.当电路工作频率对应的趋肤深度小于或等于铜箔表面粗糙度时，表面粗糙度对导体损耗的影响显著
tan(h) 损耗角的正切，复介电常数虚部与实部的比值，又称耗散因子。(虚部：损耗；实部：储存电容)
6.串扰噪声：互容引入的容性耦合电流在受害线上将沿两个方向传播，互感引入的感性耦合电流在受害线上将沿与攻击线相反的方向传播
7.电容：电容是任何带有导体的系统所固有的，I=CxdU/dt 依赖于电场分布，受互连结构影响
8.电感：V=LxdI/dt
自感：单个导体的电感：与长度成比例，越短越好；
互感：两个导体之间的耦合电感：受导体之间分开程度的影响
回路电感：回路面积越大，回路电感越大；返回路径越接近原始信号，环路面积和环路电感就越小。
电感设计：信号线之间间隔均匀，减少串扰；并联路径会有效降低电感；保持线路最短和最小化电流路径所包围的面积来最小化电感。
9.传输线方程特征阻抗：
有损传输线特征阻抗：Z=V/I=sqrt(（R+jwL）/(G+jwL))
无损传输线特征阻抗（指导评估阻抗匹配）：Z=sqrt（L/C)
10.AC耦合电容：在传输线与AC耦合电容的界面处会发生容性阻抗失配，即信号在AC耦合电容处遇到的瞬态阻抗将变小，解决办法：移除电容下方的参考区域增加电容处阻抗
11.SIP内部电磁干扰：载板内部的传导性耦合、空间电磁辐射干扰
传导性耦合：噪声线路与敏感线路之间的串扰以及电源网络之间的干扰
空间电磁辐射干扰:SIP内部近场辐射干扰
串扰分析可以等效成电感性和电容性耦合；基本性能可以用S参数标定；
采用拉大距离、减小回路面积、减小参考平面距离方法；
对于芯片辐射等空间辐射标定十分困难；
复杂SIP内部抑制空间电磁干扰最有效方法采用电磁屏蔽(屏蔽：抑制辐射发射；屏蔽外部辐射；系统间辐射隔离；抑制屏蔽源和隔断辐射路径是有效方案)
屏蔽效能（SE:Shielding Effectiveness)是对屏蔽体屏蔽性能的度量。屏蔽效能定义为入射到屏蔽层的电（磁）场幅度与穿透屏蔽层的电（磁）场幅度之比。由反射损耗R、吸收损耗A、多次反射损耗M组成。
屏蔽结构：金属屏蔽罩结构、共形屏蔽结构、键合线隔离结构、埋入型隔离结构
金属屏蔽罩结构:不适用于SIP电磁屏蔽；制造工艺精度差，重量较重，尺寸较大；易造成高频电磁场泄露
共形屏蔽结构：通过喷涂、溅射、电镀等工艺在封装结构内实现金属屏蔽层；重量轻，屏蔽性能好；实现结构共形，适用于SIP电磁屏蔽；
键合线隔离结构：引线键合工艺，法拉第笼结构；对低频电磁屏蔽较好效果；实现结构共形，适用于SIP电磁屏蔽；
埋入型隔离结构：在芯片周围制作接地过孔阵列实现芯片间的电磁隔离，集成度高，兼容硅基半导体工艺；实现结构共形，适用于SIP电磁屏蔽；
12.插入损耗（Insertion Loss)输出端口接收到的功率与输入端口源功率之比，用dB表示；
插入损耗除了与介质和导体损耗有关，阻抗失配、辐射等也会引起插入损耗增加；
13.回波损耗（Return Loss）输入端口反射功率与输入端口源功率之比,用dB表示；
互连越长，带宽越窄，3dB衰减频率越低，耗散因子值越大，互连带宽越窄
14：信号带宽的确定：谐波分量：方波上升沿越陡峭，含有的高频分量越多，波形越接近方波；
高次谐波陡峭，上升沿时间短；低次谐波上升沿时间长
信号带宽通过上升沿确定：f=0.35/t10-90% 或f=0.5/t10-90%
信号带宽通过时钟周期确定 BW=(3~5)x时钟频率
15.电源分配系统：电源从电源调节模块出发经过电路板，芯片封装引脚以及芯片内部互连传递给晶体管，该链路称为电源分配系统
为满足阈值要去，设计PDS阻抗要小于目标阻抗Ztarget Ztarget=VDDXRipple/dImax
Ripple代表芯片所允许的最大电压波动值与芯片正常供给电压值的比值
设计办法：使电源分配系统的阻抗最小，降低整个电源分配系统的回路电感，增大分布电容：
1.减缓芯片内部的驱动电路，从而减小di/dt。
2.使用完整的电源和地平面，并使二者尽量靠近，采用高介电常数的叠层材料。
3.增加封装的电源和地引脚数目，并让引线尽量短且粗。
4.电源和地的封装引脚尽量靠近，并且成对出现。
5.在高速芯片附近增加低电感的去耦电容。
6.芯片内部增加去耦电容。
16.热设计与分析
热设计功耗（TDP ，Thermal Design Power）的含义是当芯片达到最大负荷的 时候热量释放的指标〔单位为瓦（W）〕
TDP越大，表明CPU在工作时会产生的单位时间热量越大。对于散热系统来 说，需要将TDP作为散热能力设计的最低标准，也就是散热系统至少要能散出TDP数值所表示的单位时间热量。
温度（temperature）是表示物体冷热程度的物理量，微观上来 讲是物体分子热运动的剧烈程度。单位是℃或者K.
热量传递过程的推动力：温差
热力学第二定律：热量可以自发地由高温热源传给低温热源
热阻：当有热量在物体上传输时，在物体两端温度差与热源的功率之间的比值
封装热设计的原则是降低从芯片结到周围环境的总热阻。 它反映阻止热量传递能力的综合参量
热量传递的三种基本模式:热传导、热对流和热辐射
热传导:温度不同的物体各部分之间或温度不同的各物体之间直接接触时，依靠微观粒子的热运动而进行热量传递的现象;可以在固体、液体、气体中发生。[热传导是热量在介质(固体、液体或气体)或直接物理接触的介质中从温度 较高的区域流动到温度较低的区域的一种传热方式。]
热导率（导热系数）;它表示物体导热本领的大小 。在数值上，传热系数等于冷、热流体间单位温差 ，单位传热面积时的热流量值，是一个表征传热过程强烈程度的物理量。单位是热导率单位是W/m.K；
导热系数是物性参数，它与物质结构和状态密切相关，例如物质的种类、 材料成分、温度、 湿度、压力、密度等，与物质几何形状无关。固体>液体>气体
接触热阻：两个名义上平的固体表面相互接触时，实际上 接触仅发生在一些离散的接触面积上。 当热量传过接触面 时发生热流收缩的现象，从而产生接触热阻；
接触热阻影响因素：物体表面的粗糙度 ；物体表面的硬度 ； 物体表面之间的压力
工程上减小热阻的方法：增大表面光滑度 ； 增大接触压力 •；接触表面之间加一层热导率较大、硬度较小的材料，如纯铜箔、银箔，或涂一层导热材料（eg:引入热界面材料,将热界面材料Thermal Interface Materials (TIM)引入气隙以降低热阻)
热对流定义：若流体有宏观的运动，且内部存在温差，则由 于流体各部分之间发生相对位移，冷热流体相 互掺混而产生的热量传递现象称为热对流
流体中有温差热对流必然同时伴随着热传导，自然界不存在 单一的热对流。
当实际流体流过物体表面时，由于粘性作用，紧贴物体表面的流体是静止的，热量传递只能依导热的方式进行；离开物 体表面，流体有宏观运动，热对流方式将发生作用。所以， 对流换热是热对流和导热两种基本传热方式共同作用的结果。
在日常生活及工程实践中，人们遇到更多的是流体流过一个 温度不同的物体表面时引起的热量传递，这种情况称为对流换热。
对流换热的特点：对流换热与热对流不同，既有热对流，也有导热；不是基本传热方式，导热与热对流同时存在的热传递过程 ；必须有直接接触（流体与壁面）和宏观运动；也必须有温差
对流换热的分类：根据流动原因，分为：强制对流换热和自然对流换热；根据是否相变，分为：有相变的对流换热和无相变的对流换热
对流系数h是表征对流换热过程强弱的物理量；当流体与壁面温度相差1度时、每单位壁面面 积上、单位时间内所传递的热量；
17.光纤的光学参数-模场直径（MFD）定义：高斯分布的单模光纤，模场直径是光场幅度 分布1/e处各点所围成圆的直径，也等于光功 率分布1/e2处各点所围成圆的直径。
18.MEMS封装与IC封装对比
7万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
