- 博客(11)
- 收藏
- 关注
RSS订阅原创 Verilog 语法练习：HDL Bits做题笔记（3.2 Circuits Sequential Logic )
目录1、Lateches and Flip-Flops1.1、D flip-flop1.2、D flip-flops1.3、 DFF with reset1.4、DFF with reset value1.5、DFF with asynchronous reset1.6、DFF with byte enable1.7、 D Latch1.8、DFF1.9、DFF1.10、DFF + gate1.11、Mux and DFF1.12、Mux and D.
2022-02-16 17:27:09
1135
原创 Verilog 语法练习：HDL Bits做题笔记（3.1Circuits Combinational Logic）
4、Karnaugh Map to Circuit目录4、Karnaugh Map to Circuit4.1、3-variable4.2、4-variable4.3、4-variable4.4、4-variable4.5、Minimum SOP and POS4.6、Karnaugh map4.7 、Karnaugh map4.8、K-map implemented with a multiplexer4.1、3-variableproblem statem
2022-01-16 17:50:48
647
原创 Verilog语法练习：HDL Bits做题笔记（3.1Circuits Combinational Logic）
3、Arithmetic Circuits目录3、Arithmetic Circuits3.1、Half adder3.2、Full adder3.3、3-bit binary adder3.4、Adder3.5、Signed addition overflow3.6、100-bit binary adder3.7、4 digit BCD adder3.1、Half adderproblem statement:Create a half adder. A
2022-01-16 17:37:12
489
原创 Verilog 语法练习：HDL Bits做题笔记（3.1Circuits:Combinational Logic）
2、Multiplexers目录2、Multiplexers2.1、2-to-1 multiplexer2.2、2-to-1 bus multiplexer2.3、9-to-1 multiplexer2.4、256-to-1 multiplexer2.5、256-to-1 4-bit multiplexer2.1、2-to-1 multiplexerproblem statement:Create a one-bit wide, 2-to-1 multiplexer
2022-01-16 17:02:04
328
原创 Verilog 语法练习：HDL Bits练习笔记（3.1Circuits:Combinational Logic ）组合逻辑
1、Basic Gates目录1、Basic Gates1.1、Wire1.2、GND1.3、NOR1.4、Another gate1.5 Two gates1.6 More logic gates1.7 7420 chip1.8 Truth tables1.9 Two bit equality1.10 Simple circuit A1.11 Simple circuit B1.12 Combine circuits A and B1....
2022-01-14 21:44:25
1237
原创 Verilog语法练习：HDL Bits做题笔记（第二章Verilog language）
2.5、More Verilog Features目录2.5、More Verilog Features2.5.1、Conditional ternary operator2.5.2、Reduction operators2.5.3、Reduction:Even wider gates2.5.4、Combinational for loop:Vector reversal 22.5.5、Combinational for loop:255 bit population coun.
2022-01-13 19:43:45
591
原创 Verilog 语法练习：HDL Bits做题笔记（第二章 Verilog Language）
2.4、Procedures目录2.4、Procedures2.4.1、Always blocks(combinational)2.4.2、always blocks （clocked）2.4.3 if statement2.4.4、if statement latches2.4.5、Case statement:2.4. 6、Priority encoder2.4.7、Priority encoder with casez:2.4.8、Avoiding latc..
2022-01-12 20:22:57
1357
原创 Verilog 语法练习：HDL Bits语法笔记（第二章 Verilog language）
2.3、Modules:Hierarchy目录2.3、Modules:Hierarchy2.3.1、Modules2.3.2、Connecting ports by position2.3.3、Connecting ports by name2.3.4、Three modules2.3.5、Modules and vectors2.3.5、Adder 12.3.6、Adder22.3.7、Carry-select adder2.3.8、Adder-subtrac.
2022-01-11 20:33:18
702
2
原创 Verilog语法练习：HDL Bits做题笔记（第二章 Verilog language）
2.2、Vectors目录2.2、Vectors2.2.1、Vector02.2.3、Vector part select2.2.4、bitwise operators2.2.5、four input gates2.2.7、Vector reversal 12.2.8、Replication operator2.2.9、more replicaton2.2.1、Vector0problem statement:Vectors are used to gro.
2022-01-11 15:17:30
561
3
原创 Verilog语法练习：HDL Bits做题笔记（2）
二、Verilog language2.1、Basics2.1.1、Simple wireproblem statement:Create a module with one input and one output that behaves like a wire.Solution:module top_module( output zero);// Module body starts after semicolon assign zero=1'b0;.
2022-01-10 20:08:44
540
1
原创 Verilog语法练习：HDL Bits做题笔记（1）
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结前言为了更好的掌握Verilog语法知识，特意去HDL Bits网站练习相关的语法。一、pandas是什么？示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。二、使用步骤1.引入库代码如下（示例）：import numpy as np import p
2022-01-10 17:05:32
754
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人