文章目录
- 1、多时钟域设计中,如何处理跨时钟域
- 2、编写Verilog代码描述跨时钟域信号传输,慢时钟域到快时钟域
- 3、编写Verilog代码描述跨时钟域信号传输,快时钟域到慢时钟域
- 4、用Verilog实现1bit信号边沿检测功能,输出一个周期宽度的脉冲信号
- 5、用Verilog实现glitch free时钟切换电路。输入sel,clka,clkb,sel为1输出clka,sel为0输出clkb
- 6、用Verilog实现串并转换
- 7、用verilog实现一个4bit二进制计数器
- 8、用verilog实现4bit约翰逊(Johnson)计数器
- 9、用verilog实现4bit环形计数器:复位有效时输出0001,复位释放后依次输出0010,0100,1000,0001