RTL基本知识：FSM在面试题中的应用_串行序列监测器

最新推荐文章于 2023-08-26 22:14:45 发布
最新推荐文章于 2023-08-26 22:14:45 发布
阅读量512 收藏
点赞数
文章标签： 面试
原文链接：http://www.cnblogs.com/xgcl-wei/p/8893623.html
版权

串行序列检测器

序列检测器经常作为一些集成电路涉及公司的面试题目，为此，本文以一个简单的序列示意该序列检测器的设计实现，对于类似的序列监测器的设计有普适的作用。

【设计说明】

设计一个"10110"串行数据检测器,使得输出序列中出现"10110"时,结果中就输出1,输入/输出示例如下所示：

输入：1011 0101 1001 0100

输出：0000 1000 0100 0000

【设计目的】

1.用状态机实现序列检测器的设计；

2.了解一般状态机的设计与应用；

【设计思路】

序列检测器是一种同步时序电路，它用于搜索、检测输入的二进制代码串中是否出现指定

的代码序列。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同,则输出为1，否则输出为0.由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新检测。

【设计分析】

初始状态设为s0，此时检测数据序列为“0”，当再检测到一个0时，仍为s0，当检测到1时，进入下一个状态s1，此时序列为“1”；当在状态s1检测到0时，进入到状态s2，此时序列为“10”，当检测到1时，跳回s0；当在状态s2检测到1时，进入到状态s3，此时序列为“101”，当检测到0时，进入s0；当在状态s3检测到1时，进入s4，当检测到0时，进入状态s0，此时序列为“1011”；当在s4检测到0时，当检测到0时，进入状态s5同时输出1，当检测到1时，进入状态s0。状态图如下：

【源代码】

【仿真结果】

【进阶思考】

1.可利用序列检测器设计简易数字密码锁。 

2.可考虑给本实验设计出的序列检测器去除毛刺。

转载于:https://www.cnblogs.com/xgcl-wei/p/8893623.html

weixin_30580943
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
元器件应用中的RTL型测量碳膜电阻器参数
11-23
RTL型测量碳膜电阻器具有精度高、性能稳定等特点，适用于各种测量电路中。其外形如图1(c)所示，主要参数列于表1。 　图1 RTL型测量碳膜电阻器外形 　表1 RTL型测量碳膜电阻器主要参数 　生产厂:杭州电阻厂 
10010序列检测器
记录和分享学习和工作过程中的个人总结
05-12 3137
10010序列检测器 重复检测输入，当检测到输入端顺序输入10010序列时，输出为1。 1.使用同步状态机 1.状态转移图 2.Verilog 实现 module detect_10010( input clk, input rst_n, input in_a, output reg detect); parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010, S3 = 3'
【 FPGA 】序列检测器 11010 (mealy状态机，moore状态机)
最新发布
小张爱学习哦的博客
08-26 3305
状态机是硬件电路设计的常用的描述工具，也是电路设计的重要思想。很早之前我就知道mealy状态机和moore状态机，但是对两者的差别不是非常的清楚，最近在学习系列检测器的设计时对这两种状态机和一段式、三段式状态机有了更深刻的了解，在这里分享自己的见解给大家。有什么理解不准确的地方也希望大家指正。
EDA实验 1011序列检测器
Hu_peilin的博客
11-16 1676
刚做完的EDA实验，存个档 moore型是同步复位，mealy型是异步复位 1，Moore型源代码： module select1011(x,clk,reset, y ); input x,clk,reset; output reg y; reg [2:0] currentstate; reg [2:0] nextstate; parameter s0=3'b000; parameter s1=3'b001; parameter s2=3'b010; parameter s3=3'b1
序列检测10110
lololkj的博客
12-31 2628
序列检测 通过这个序列检测，正好复习前面Mealy状态机。 检测序列10110，用计数计其出现的次数。 模块代码 module seq_dec( input clk, input rst_n, input din, output dout ); reg [7:0] cnt; //计满足10110序列的次数 reg [5:0] P_state;//当前状态 reg [5:0] N_state;//下一个状态 parameter S0=6'b000001;//start
‘10010’序列检测器的两种实现方法（有限状态机、移位寄存器）
热门推荐
孤独的单刀
01-12 3万+
什么是三段式状态机？
naive_ais:适用于 Linux 的原始 rtl_sdr AIS 接收器
06-27
naive_ais 适用于 Linux 的原始 rtl_sdr AIS 接收器它是一个仅依赖于 librtlsdr 的独立程序。 这是非常粗... 它将频率设置为 161.975 MHz，采样率为 26*9600 Hz 1/ 它获取强信号（基于幅度） 2/ 计算相位的导数 3/ ...
rtl-sdr.zip_RTL-SDR_rtl sdr_rtl8123_sdr rtl_site:www.pudn.com
09-24
Radio RTL8123 osmr function
Bootstrap4-RTL：:B_button_(blood_type):出色的RTL引导程序4，具有gulp和postcss
01-31
:glowing_star: 带有gulp的RTL引导版本4工作流程（） :comet_selector: 快速开始 git clone https://github.com/mmdsharifi/Bootstrap4-RTL.git cd Bootstrap4-RTL [sudo] npm install gulp ，享受！ :high_...
16位串行序列检测器设计（带数字输入与显示）
12-12
分两部分：1)学号（后4位）用键盘输入并显示学号，按确认键后串行序列发生器开始工作；2)16位串行序列检测器在检测到与学号相符的序列后点亮指示等（发光二极管），检测器可清零重启。
VHDL序列检测器的设计
03-31
一．实验目的 1. 掌握用VHDL 实现状态机的方法 2. 利用状态机设计一个序列检测器 二．实验内容 使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码”10110” [具体要求] 1.画出状态转换图。（每增加一位二进制码相当于增加一个状态，再加上一个初始态，用6个状态可以实现.） 2.写出状态机的源程序，编译。要求当检测到预置序列时，输出一个脉冲的高电平，其余时候输出为低电平。 3.进行仿真，看结果是否正确。
VHDL序列检测器（源程序，原理图，波形图）
06-11
VHDL数字系统设计与测试课程的计数显示电路，附源代码、原理图、波形图，有状态转移图，最后附波形仿真，采用quartusII进行仿真。
07 串行数据流特定序列循环检测器的设计与功能验证（附源码）
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-24 5974
一、需求 二、Spec （1）Analyze （2）Interface Description （3）Block Diagram 三、Design and Functional Verification （1）RTL （2）Test Bench 四、验证结果
FPGA&ASIC笔面试题（四）：RTL代码编写（常考17题）
千歌叹尽执夏的博客
07-10 2060
文章目录1、多时钟域设计中，如何处理跨时钟域2、编写Verilog代码描述跨时钟域信号传输，慢时钟域到快时钟域3、编写Verilog代码描述跨时钟域信号传输，快时钟域到慢时钟域4、用Verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号5、用Verilog实现glitch free时钟切换电路。输入sel，clka，clkb，sel为1输出clka，sel为0输出clkb6、用Verilog实现串并转换7、用verilog实现一个4bit二进制计数器8、用verilog实现4bit约翰逊(.
verilog状态机设计——实现1011和101序列检测器
H19981118的博客
01-14 1万+
用字符显示定义的状态
有限状态机
qq_46549066的博客
12-26 603
状态转移函数 句子识别：给定一个字符串，判定是否属于给定语法G的语言L（G） 一个系统，接受输入，改变自身的状态，产生输出 状态指为了完成机器的任务而对输入序列进行的一种临时归类 在逐个接受输入字符的过程中，机器状态回发生多次改变，最终会停止在某个状态，并有输出产生 如果对于所有的输入，机器状态的数目有限，称为有限状态机（Finite State Machine） 有限状态机是一个五元组M（A，S，Y，s0，F） A：输入字符串的字母表 ​ S：机器的有限状态集合 ​ Y ⊆ S：被称作
C语言实现有限状态机
蓬篙人的专栏
09-16 7096
以下是转载内容：☆─────────────────────────传说中的分隔符───────────────────────────────────────☆ 来源1：http://www.cnblogs.com/swingboat/archive/2005/07/27/201488.html【转载1】有限状态机的实现  有限状态机（Finite State Machine
Verilog RTL 面试题
summer_awn的博客
07-02 4605
最近在亚马逊上买了本verilog面试题的书，在这里把题目总结一下。 这是封面 RTL verilog 语法问题 1 解释阻塞赋值和非阻塞赋值的区别与用法 2 解释逻辑运算符与按位运算符的区别 3 写出与、或、非、与非、或非、异或、同或（异或非）的RTL语句（& | ^ ~） 4 单目运算符’&’ 、‘|’ 、‘^’的用法 5 移位运算符’<<’ 、’>>’的用法 6 数据拼接‘{}’ 7 三种4:1MUX的代码（1 assig...
解释一下下面这个代码”entity Tem_top is generic ( P_AN: integer := 1; P_BN: integer := -75; P_TEMP_MAX: integer := 75; P_TEMP_MIN: integer := -25; P_Device_ID: integer := 7 ); port ( i_clk : in std_logic; i_rst : in std_logic; i_ADC_clk : in std_logic; i_ADC : in std_logic_vector(9 downto 0); o_LED : out std_logic; o_Serial_data: out std_logic ); end entity Tem_Top; architecture rtl of Tem_Top is signal w_ADC_valid: std_logic; signal w_ADC: std_logic_vector(9 downto 0); signal w_T_valid: std_logic; signal w_T: signed(13 downto 0); begin Time_sample_inst: entity work.Time_sample port map ( i_clk => i_clk, i_rst => i_rst, i_ADC_clk => i_ADC_clk, i_ADC => i_ADC, o_ADC_valid => w_ADC_valid, o_ADC => w_ADC ); Serial_output_inst: entity work.Serial_output port map ( i_clk => i_clk, i_rst => i_rst, i_T_valid => w_T_valid, i_T => w_T, i_Device_ID => P_Device_ID, o_Serial_data => o_Serial_data ); end architecture rtl; architecture Behavioral of Tem_top is begin end Behavioral;“
06-13
在实体的端口中，有一个时钟信号`i_clk`，一个复位信号`i_rst`，一个ADC时钟信号`i_ADC_clk`，一个10位ADC数据信号`i_ADC`，一个LED输出信号`o_LED`和一个串行数据输出信号`o_Serial_data`。 在该实体的体系结构中...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值