Zynq的启动与配置过程详解

Zynq的JTAG配置过程

初学 Zynq 的时候，我相信大家应该和我一样，都是按照惯例打开 Vivado 软件，然后实现 Zynq 可编程逻辑硬件部分PL的设置后，把硬件部署导出，再打开 SDK 进行 ARM 核的软件部分 PS 编程设计，最后再将硬件比特流文件（.bit）和软件的可执行链接文件（.elf）下载到 Zynq 开发板中，这样就可以对自己的软硬件设计进行调试和验证。这种设计方式可以用下面的图很好的描述：

如上图所示，这其实是刚接触 Zynq 软硬件设计时需要了解的最基本开发流程，也是PL和PS设计结合的完美体现。但是，上述开发的过程都有一个基本的前提，就是 Zynq 开发板是通过 JTAG 直接与电脑相连，然后实现程序的下载。从另一个角度来说，PL和PS的配置都可以认为是电脑主机通过 JTAG 完成的。但是，在实际中，Zynq 开发板不可能实时与电脑连接，当 JTAG 不起作用时，Zynq 芯片是怎样实现对自己的配置？这也是本文将要和大家共同讨论的问题。

Zynq的启动流程

在无 JTAG 的模式下，Zynq 是通过片上CPU完成对芯片的配置，也就是PS和PL的配置是通过 PS 处理器 ARM 核来实现的。需要注意的是，与传统的 Xilinx 7 系列 FPGA 芯片不同，Zynq 是不支持从 PL 端进行直接启动配置的，一定要通过 PS 部分来完成。

Zynq 的具