本文介绍了如何利用Verilog编程将4位二进制数转换为2位十进制，根据数值范围决定数码管HEX0和HEX1的显示策略，并通过SignalTap进行仿真调试。
Q：上一篇我们是将4位二进制数转换为十六进制数在1个数码管显示，本期我们转换为2位十进制数显示在2个数码管上。
A：设计基本思路：4位二进制数转换后的十进制数小于10时，代表个位数的数码管显示0-9，代表十位数的数码管不显示；当十进制数大于等于10时，代表十位数的数码管固定显示为1，代表个位数的数码管显示0-5。
使用DE2-115开发板的SW[3:0]做为4位二进制数输入，在七段数码管HEX0上显示十位数的个位，HEX1上显示十位数的十位，继续使用Verilog case语句来描述逻辑功能。
Signal Tap仿真调试结果：
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
