DE2-115
文章平均质量分 61
友晶科技 FPGA 开发板DE2-115
Terasic友晶科技
这个作者很懒,什么都没留下…
展开
-
第41篇 使用数码管实现计数器<二>
设计汇编语言程序实现手动控制计数器原创 2024-08-23 16:15:18 · 137 阅读 · 0 评论 -
第40篇 使用数码管实现计数器<一>
用SW和KEY手动控制计数器并在数码管HEX上显示的基本原理原创 2024-08-23 10:28:03 · 392 阅读 · 0 评论 -
第39篇 递归实现斐波那契(Fibonacci)数列
递归算法实现斐波那契(Fibonacci)数列,汇编语言设计原创 2024-08-16 15:36:54 · 114 阅读 · 0 评论 -
第38篇 冒泡排序<二>
设计C语言程序对数组进行降序排列原创 2024-08-15 09:55:29 · 206 阅读 · 0 评论 -
第37篇 冒泡排序<一>
设计汇编语言程序对一组数进行降序排列原创 2024-08-13 09:50:45 · 223 阅读 · 0 评论 -
第36篇 子程序FINDSUM求和<三>
设计C语言程序求数组[1:n]的和,并将结果显示在LED上原创 2024-08-09 15:34:30 · 222 阅读 · 0 评论 -
第35篇 子程序FINDSUM求和<二>
用递归算法实现子程序FINDSUM函数再求和原创 2024-08-07 15:10:43 · 198 阅读 · 0 评论 -
第34篇 子程序FINDSUM求和<一>
设计汇编语言程序求数组[1:n]的和。原创 2024-08-01 11:12:24 · 201 阅读 · 0 评论 -
第33篇 计算数据中最长的连续1的个数<三>
将计算出的结果(最长的连续1的个数)显示在DE2-115开发板的HEX上。原创 2024-08-01 10:58:35 · 387 阅读 · 0 评论 -
第32篇 计算数据中最长的连续1的个数<二>
设计并调用子程序计算多组数据中最长的连续1的个数原创 2024-07-30 14:20:06 · 210 阅读 · 0 评论 -
基于DE2-115的Nios V工程(三)——按键和定时器中断控制的时钟(二)
本文将接着《基于DE2-115的Nios V工程—按键和定时器中断控制的时钟(一)》继续介绍实验的详细操作步骤,包括创建Quartus硬件工程、Nios V系统、Nios V软件工程以及配置FPGA上板测试。原创 2024-07-30 13:54:26 · 1091 阅读 · 0 评论 -
基于DE2-115的Nios V工程(三)—— 按键和定时器中断控制的时钟(一)
添加定时器Interval Timer IP组件到Platform Designer系统,设计基于Nios V的软件工程,由PIO IP产生按键中断、定时器IP产生中断控制DE2-115开发板上的6个七段数码管循环动态显示24小时时钟。原创 2024-07-29 15:23:37 · 1062 阅读 · 0 评论 -
Platform Designer 自定义IP(Avalon MM 接口,用于Nios II/Nios V/HPS等系统控制)
Platform Designer 自定义IP(Avalon MM 接口,用于Nios II/Nios V/HPS等系统控制)原创 2024-07-26 15:23:28 · 873 阅读 · 0 评论 -
Platform Designer 自定义IP(用于纯RTL设计)
Platform Designer 自定义IP(用于纯RTL设计)原创 2024-07-26 14:30:38 · 423 阅读 · 0 评论 -
第31篇 计算数据中最长的连续1的个数<一>
设计汇编语言程序,用Nios II指令计算一个数据中最长的连续1的个数。原创 2024-07-25 14:58:57 · 190 阅读 · 0 评论 -
【入门教程二】基于DE2-115的My First Platform Designer(Qsys) 工程
在上一个教程My First FPGA工程当中,模块创建直接用Verilog code 写的,那是一个最简单的系统, 如果遇到稍微大一点规模系统,直接的code编写将会显得非常费时了,其实Intel还有另外一个非常好用的工具帮助工程师快速设计FPGA工程,那就是Platform Designer(Qsys)。图形界面,简化系统开发复杂性工程师在设计过程中可调用Intel Quartus 软件IP(Intel官方已经写好的功能模块)原创 2024-07-23 11:59:18 · 919 阅读 · 0 评论 -
【入门教程一】基于DE2-115的My First FPGA 工程
作为扬名海内外的DE2开发板的升级款,DE2-115凭借功耗低、逻辑资源多、1存储器容量大、DSP功能、以及接口丰富等特性,可满足用户对多媒体、高品质图像处理、数字信号处理等各类开发要求,深受国内外高校师生的青睐。选择目录,用于存放工程。直接在桌面新建一个my_first_fpga的文件夹,并将工程路径指定到这个文件夹,工程名称和顶层实体都取名为。时序分析是对器件中的逻辑的时序进行综合、布局布线,以确保满足所有时序要求的过程。限度减少下载时间和所需的磁盘空间,我们建议您只下载本练习中所需的项目。原创 2024-07-19 17:42:39 · 749 阅读 · 0 评论 -
第30篇 二进制数转换<二>
扩展修改程序将1个二进制数转换为4个十进制数原创 2024-07-22 15:10:12 · 225 阅读 · 0 评论 -
【入门教程三】基于DE2-115的Nios V工程(一)——My First Nios V
Nios V处理器是基于RISC-V规范的软知识产权(IP)处理器。Nios V处理器系统相当于一个微控制器(或“芯片级计算机”),其中包括处理器以及单芯片上的外设和内存组合。Nios®V处理器系统由一个Nios V处理器内核、一组片内外设、片内存储器和片外存储器的接口组成,所有这些都集成在Intel FPGA芯片上进行实现。与微控制器类似,所有的Nios V处理器系统都使用一致的指令集和编程模型。目前Intel推出了三款Nios® V处理器(图片来自。原创 2024-07-17 16:51:16 · 721 阅读 · 0 评论 -
第29篇 二进制数转换<一>
设计汇编程序将1个二进制数转换为十进制数原创 2024-07-18 10:24:20 · 410 阅读 · 0 评论 -
第28篇 寻找最大数<三>
将寻找到的最大数结果显示在DE2-115开发板的红色LED上原创 2024-07-16 09:53:01 · 184 阅读 · 0 评论 -
第27篇 寻找最大数<二>
创建C语言程序寻找一组数据列表中的最大数原创 2024-07-11 15:27:55 · 195 阅读 · 0 评论 -
第26篇 寻找最大数<一>
汇编语言程序,使用子程序LARGE实现找到列表中最大数原创 2024-07-05 15:36:41 · 279 阅读 · 0 评论 -
第25篇 滑动开关控制LED<三>
创建汇编语言程序工程,在DE2-115开发板上实现流水灯。原创 2024-07-03 10:59:54 · 365 阅读 · 0 评论 -
第24篇 滑动开关控制LED<二>
使用Intel FPGA Monitor Program创建汇编语言工程,滑动开关控制LED工程并运行。原创 2024-06-28 09:03:06 · 484 阅读 · 0 评论 -
第23篇 滑动开关控制LED<一>
使用Intel FPGA Monitor Program设计实现滑动开关控制LED的汇编程序原创 2024-06-24 16:54:32 · 538 阅读 · 0 评论 -
第22篇 Intel FPGA Monitor Program的使用<五>
用Intel FPGA Monitor Program创建C语言工程并运行原创 2024-06-20 13:39:31 · 222 阅读 · 0 评论 -
第21篇 Intel FPGA Monitor Program的使用<四>
编译运行创建好的Intel FPGA Monitor Program工程原创 2024-06-19 16:12:06 · 320 阅读 · 0 评论 -
第20篇 Intel FPGA Monitor Program的使用<三>
用Intel FPGA Monitor Program创建汇编语言工程原创 2024-06-12 17:05:01 · 315 阅读 · 0 评论 -
第19篇 Intel FPGA Monitor Program的使用<二>
DE2-115_Computer System系统架构简介原创 2024-06-12 09:55:59 · 470 阅读 · 0 评论 -
第18篇 Intel FPGA Monitor Program的使用<一>
Intel FPGA Monitor Program开发工具支持Terasic的FPGA开发板使用原创 2024-06-11 09:46:02 · 328 阅读 · 0 评论 -
基于DE2-115的Nios V工程(二)—— 数码管显示
添加自定义IP组件,设计基于Nios V的软件工程,控制DE2-115开发板上的8个七段数码管循环显示十六进制数0~F。原创 2024-05-20 14:46:12 · 817 阅读 · 0 评论 -
【友晶科技】基于FPGA和ADV7123的VGA彩条显示(DE10-Standard、DE1-SOC、DE2-115)
前面推送过文章,里面介绍的是DE0-CV和DE10-Lite开发板基于权电阻网络的VGA彩条显示的设计。今天将介绍DE10-Standard开发板基于ADV7123芯片(替换权电阻网络)的VGA彩条显示的设计。下面我们先从ADV7123芯片开始讲解。(关于VGA接口定义、 行同步和场同步、分辨率、像素时钟计算等相关知识参见,此篇不再赘述。原创 2024-01-08 17:42:30 · 1341 阅读 · 2 评论 -
【友晶科技】基于FPGA的贪吃蛇游戏设计(五)——VGA驱动模块字符显示
字符点阵是VGA屏幕显示字符时对字符进行数字化的第一步,即把字符中着色部分和非着色部分以1和0表示,最后生成字节码的过程。只有生成了数字化的点阵,才可以在VGA屏幕上进行显示。得到了字符点阵后还要设计一个Memory以存放字符点阵信息,然后在合适的时间时让VGA 按照存储的字符点阵信息控制颜色输出。利用上一篇内容可以完成下面的绿、黄、红三个色块的显示,那上面的字符显示要怎么实现呢?答案是采用字符点阵来实现。(字高和字宽按照想要的大小设定即可,位宽建议选择8bit,5bit得到的汉字显得精度不高。原创 2024-01-08 17:13:37 · 758 阅读 · 0 评论 -
【友晶科技】基于FPGA的贪吃蛇游戏设计(六)——VGA驱动模块图片显示
前面已经完成VGA的色块和字符显示,接下来要完成VGA的图片显示。原创 2024-01-08 17:20:27 · 660 阅读 · 0 评论 -
【友晶科技】基于FPGA的贪吃蛇游戏设计(九)——蛇身控制
在游戏的过程中,根据选择难度不同蛇身移动速度也不相同,在蛇生长初期每吃掉一个食物蛇身增长1节,蛇身会上、下、左、右移动......这些变化是怎么实现的呢?接下来将所有关于蛇的控制都集中到这篇进行讲解。原创 2024-01-08 17:36:22 · 1477 阅读 · 0 评论 -
【友晶】基于FPGA的贪吃蛇游戏设计(七)——食物(苹果)的产生
食物产生模块完成的任务是:每次初始化就给定一个食物坐标比如(24,10),然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物,如果相同食物就被吃掉,然后由随机数产生新的食物坐标。原创 2024-01-08 17:25:07 · 1268 阅读 · 0 评论 -
在友晶科技DE10-Nano上实现PWM呼吸灯(也适用于DE1-SOC和DE10-Standard)
改变PWM占空比和周期实现LED灯像呼吸一样有节奏的明暗变化。原创 2023-09-14 10:04:16 · 299 阅读 · 1 评论 -
【友晶科技】基于FPGA的贪吃蛇游戏设计(八)——状态机设计
写法就是有三个always 块,一个时序逻辑采用同步时序的方式描述状态转移,一个采用组合逻辑的方式判断状态转移条件、描述状态转移规律,第三个模块使用同步时序的方式描述每个状态的输出。三段式代码容易维护,时序逻辑的输出解决了两段式组合逻辑的毛刺问题,但是从资源消耗的角度上看,三段式的资源消耗多一些。Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。在当前状态下,根据当前的输入转换为下一状态的组合逻辑。原创 2024-01-08 17:30:41 · 1741 阅读 · 0 评论 -
【友晶科技】基于FPGA的贪吃蛇游戏设计(四)——VGA驱动模块色块显示
在实现VGA色块显示之前读者需要先了解VGA显示原理和ADV7123的控制,有了这些基础之后再去贪吃蛇游戏里面实现色块显示就非常简单了。原创 2024-01-08 17:09:23 · 1020 阅读 · 0 评论