zynq-uart

在STM32中,串口接收和发送数据通常是一串格式化的字节流,但在Zynq中,由于Verilog的按位操作特性,需要对数据进行特殊处理。Zynq的串口通信不提供库函数支持,需要自定义逻辑来处理时序,可能涉及FIFO的使用,这比STM32更复杂。
摘要由CSDN通过智能技术生成

个人理解

之前在使用stm32的时候串口接收/发送的数据都是一串数据(1D2QABF…),所以zynq为了保持与ram板的这种形式,其接收和发送的数据也是一串的,但由于verilog的特殊性,在程序内最好是二进制按位的,所以接收和发送的数据都要进行特殊的处理。

停止位等等

在zynq中没有像stm32那种简单的设置库函数即可,要自己通过逻辑(时序)判断数据,一搬还要发送到fifo中(还没学,后面说)

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值