PCI Express学习篇---物理层电气特性(七)CEM眼图标准

最新推荐文章于 2024-06-02 19:24:52 发布
最新推荐文章于 2024-06-02 19:24:52 发布
阅读量3.9k 收藏 26
点赞数 3
分类专栏： PCIe物理层电气特性
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48180416/article/details/116244984
版权

声明：此文章为原创，转载请注明 转自https://blog.csdn.net/weixin_48180416/article/details/116244984

符合CEM标准的System Board和Add-in Card必须满足以下的眼图标准。

测试方法就是前几篇博文中提到的Transmitter Compliance Test和Receiver压力眼图测试。

注意：以下眼图标准中包含了Crosstalk.

Add-in Card Transmitter Path Compliance Eye

最低0.47元/天 解锁文章
小雨滴落落
关注
  • 3
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PCI Express学习篇---物理层电气特性(四)Receiver压力眼图测试校准
weixin_48180416的博客
04-24 4631
声明：此文章为原创，转载请注明 转自
pcie_3.0_规范.pdf
02-04
适合开发者参考查阅查阅 很实用的文档 欢迎下载
眼图－－PCIE
热门推荐
lin200753的专栏
12-13 1万+
1眼图基本概念 1.1 眼图的形成原理 眼图是一系列数字信号在示波器上累积而显示的图形，它包含了丰富的信息，从眼图上可以观察出码间串扰和噪声的影响，体现了数字信号整体的特征，从而估计系统优劣程度，因而眼图分析是高速互连系统信号完整性分析的核心。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰，改善系统的传输性能。 用一个示波器跨接在接收滤波器的输出端，然后调整示波器扫描周期，使示
PCIE 3.0眼图
最新发布
danranweixiao066的博客
06-02 735
在Rx端有：CTLE（ConTI nuous TI me Linear Equalizer，连续时间线性均衡器）和DFE（Decision Feedback Equalizer，判决反馈均衡器）。显然，反馈通路上的抽头数目越多，那么对抖动和噪声的消除可能就越好；即为了更准确地得到当前电平，需要了解之前一个或几个电平，从而判断现在的电平应该是1还是0，消除ISI。2、信号从TX端发出，经过板级走线信号质量会变差，未经过均衡器的信号眼图可能是张不开的，经过均衡后，眼图张开，接收端才有可能正确接收信号。
[PCIe] 物理层电气特性- CEM眼图标准（add-in card and system）
巴菲特豆的博客
05-25 522
声明：此文章转自https://blog.csdn.net/weixin_48180416/article/details/116244984。原文链接：https://blog.csdn.net/weixin_48180416/article/details/116244984。版权声明：本文为CSDN博主「小雨滴落落」的原创文章，遵循CC 4.0 BY-SA版权协议。符合CEM标准的System Board和Add-in Card必须满足以下的眼图标准。注意：以下眼图标准中包含了Crosstalk.
PCIe 5.0 规范最新更新及PCIe 5.0测试挑战​
沙漠的甲壳虫的博客
10-24 3969
PCIe5.0
[PCIe] 物理层电气特性- Receiver压力眼图测试校准
巴菲特豆的博客
05-25 1125
关于Behavior Rx Package，8GT/s和32GT/s的all device(包含captive和非captive), 16GT/s的non-root captive是标准的，可以直接用Behavior Rx Package。RX EQ包含CTLE（8GT/s 16GT/s是1阶的）和DFE（8GT/s是1Tap, 16GT/s是2Taps）不同奈奎斯特频率下（速率的一半，例如16GT/s，奈奎斯特频率是8GHz）的RL标准是不同的。
xilinx ku115上pciex1 的眼图
dai891011的专栏
08-25 807
ku115 上测试pcie x1眼图
PCIE 3.0规范
01-07
PCIE规范，写的很详细
PCIE 2.0 CEM 测试规范
04-19
PCIE 2.0 CEM 测试规范，This specification is a companion for the PCI Express Base Specification, Revision 2.0. Its primary focus is the implementation of an evolutionary strategy with the current PCI™ desktop/server mechanical and electrical specifications. The discussions are confined to ATX or ATX-based form factors. Other form factors, such as PCI Express® Mini Card are covered in other separate specifications.
自定义眼图模板
09-08
自定义眼图模板
PCIE 接口3.0标准
10-17
PCIE接口标准 ， PCIE接口标准V3.0版本，支持8G，非常难找的资源
PCIE 4.0规范（包括Base和CEM）
12-12
NCB-PCI_Express_Base_4.0r1.0_September-27-2017-c 和PCIe_CEM_SPEC_R4_V9_12072018_NCB
PCI Express学习篇---物理层电气特性(一)CEM信号完整性
weixin_48180416的博客
04-19 7271
声明：此文章为原创，转载请注明 转自
PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test
weixin_48180416的博客
04-24 8782
声明：此文章为原创，转载请注明 转自 PHY Electrical Compliance Test分为Transmitter Compliance Test和Receiver Compliance Test. 本篇介绍Transmitter Compliance Test。 关于Transmitter Compliance Test Base Spec中有描述，但是描述的是针对Captive Channel的测试方法。 DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接.
PCIE眼图里体现的低频信号是什么？pcie数据里为什么会有低频信号？
05-19
PCIE眼图里体现的低频信号是PCIE时钟信号。PCIE数据中存在低频信号是由于编码方式的原因。PCIE使用的是差分编码方式，即将原始数据转换为差分信号进行传输，这样可以减小信号的幅度，提高抗干扰能力。但是差分信号中会存在直流分量，即低频信号。这些低频信号在传输过程中会受到信道的影响而发生畸变，从而影响数据的传输质量。为了减小低频信号对数据传输的影响，PCIE采用了AC耦合的方式，即在发送端和接收端之间加入一个电容来隔离直流分量。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值