PCIe物理层电气特性
关注
分享
扫一扫
文章平均质量分 84
介绍PCIe物理层电气特性
小雨滴落落
争渡争渡 惊起一滩鸥鹭
展开
-
PCI Express学习篇---物理层电气特性(七)CEM眼图标准
声明：此文章为原创，转载请注明 转自符合CEM标准的System Board和Add-in Card必须满足以下的眼图标准。注意：以下眼图标准包含了Crosstalk.Add-in Card Transmitter Path Compliance EyeAdd-in Card Receiver Path SensitivitySystem Board相关的Eye Requirement见CEM手册。...原创 2021-04-28 22:47:24 · 4294 阅读 · 0 评论 -
PCI Express学习篇---物理层电气特性(六)System Jitter标准及测量方法
声明：此文章为原创，转载请注明 转自此篇介绍Jitter及Jitter的测量方法。在本系列文章（二）Transmitter and Receiver Specificaton中介绍的Base Spec中的电气参数包含Jitter参数在CEM手册中的Electrical Budget章节中，另外定义了2.5GT/s 5GT/s的System Jitter的标准。当然，如果要参考CEM的System Jitter标准，PCIe必须符合CEM的Add-in Card/System Board的产品原创 2021-04-28 22:28:26 · 4082 阅读 · 2 评论 -
PCI Express学习篇---物理层电气特性(五)Receiver压力眼图测试
声明：此文章为原创，转载请注明 转自Receiver Compliance Test测试方法为压力眼图测试，对压力眼图校准见上一篇，本篇介绍压力眼图校准后的步骤。下一步骤是将Receiver Under Test加入到Calibration Channel中。上一篇校准后的Replica Channel后接的是Scope（Test Equipment）然后进行后处理得到符合要求的压力眼图。现在将Test Equipment替换为Receiver Under Test,如下图：（只给出了C原创 2021-04-24 13:54:26 · 2399 阅读 · 1 评论 -
PCI Express学习篇---物理层电气特性(四)Receiver压力眼图测试校准
声明：此文章为原创，转载请注明 转自原创 2021-04-24 13:12:40 · 4780 阅读 · 3 评论 -
PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test
声明：此文章为原创，转载请注明 转自PHY Electrical Compliance Test分为Transmitter Compliance Test和Receiver Compliance Test.本篇介绍Transmitter Compliance Test。关于Transmitter Compliance Test Base Spec中有描述，但是描述的是针对Captive Channel的测试方法。DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接.原创 2021-04-24 11:15:22 · 9066 阅读 · 8 评论 -
PCI Express学习篇---物理层电气特性(二)Transmitter and Receiver Specificaton
此篇为介绍Base Spec中的Transmitter电气特性，下一篇介绍Base Spec中的Receiver电气特性。Transmitter Specification在Base Spec中有两个表格：Data Rate Dependent Parameters不同速率UI不同，1PPM=(1/10^6)*UI, 300PPM=(300/10^6)*UI定义了Tx PLL（Rx PLL） bandwidth和peaking，是为了控制refclk的jitter传播到发送的数据（原创 2021-04-22 22:37:57 · 4819 阅读 · 0 评论 -
PCI Express学习篇---物理层电气特性(一)CEM信号完整性
声明：此文章为原创，转载请注明 转自原创 2021-04-19 22:48:48 · 7556 阅读 · 0 评论