PCI Express学习篇---PCIe Ordering Rule

最新推荐文章于 2025-02-14 17:09:51 发布
最新推荐文章于 2025-02-14 17:09:51 发布
阅读量1.3w 收藏 62
点赞数 9
分类专栏： PCIe事务层
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48180416/article/details/115790068
版权

声明：此文章为原创，转载请注明 转自https://mp.csdn.net/editor/html/115790068

针对同一TC，PCIe有一套Ordering rules.

Ordering rule的作用：

  • 兼容传统的总线（PCI,PCI-X,AGP）
  • 确保Completion是确定的，顺序是可控的
  • 避免deadlock死锁
  • 通过最小化read latency和管理read write ordering以此来最大化性能和吞吐率

有三种模型：

  • Strong Ordering: 同一TC,需要采用强序（Producer/Consumer模型的前提下）。
  • Weak Ordering: 如果没有依赖关系（非Producer/Consumer模型），不需要采用强序，可以safely reorder.
  • Relaxed Ordering: 某些transactions可以通过软件控制，优点是可以像weak ordering一样提供性能，但是是由软件指定没有依赖关系.

同一TC采用一套PCIe Ordering rule, 但是为了设计简单，不同TC但是映射到同一VC时规则也采用同一套规则。

以下介绍PCIe Ordering Rule

最低0.47元/天 解锁文章
[PCIE5.0] 2.4.1 Transaction Ordering Rules
系统固件工程师
01-02 87
这段文字讲解了 PCI Express 中关于事务的 顺序规则。规则确保同一个 Traffic Class 中的事务按照一定顺序执行，以避免死锁并保持系统的公平性。不同类型的事务（如已发布请求、读取请求、非发布请求等）有不同的顺序要求，但不同 Traffic Class 之间的事务没有顺序要求。通过这些规则，系统可以确保高效的事务处理，避免资源冲突和不必要的等待。
[PCIE5.0] 2.2.6.4 Relaxed Ordering and ID-Based Ordering Attributes
系统固件工程师
01-04 417
• Relaxed Ordering（RO，松散排序）：允许事务处理不必完全遵循严格的顺序规则。这种模式有助于提高效率，比如优先处理重要事务或并行处理事务。• ID-Based Ordering（IDO，基于 ID 的排序）：根据事务的请求者或完成者 ID 独立排序，允许系统更灵活地处理来自不同来源的事务。根据 Table 2-9，这两个字段的状态和含义如下：0 0 Default Ordering PCIe 强顺序模型（Strongly Ordered Model）
PCIe事务排序（Transaction Ordering）
热门推荐
MangoPapa
09-07 1万+
1. PCIe事务排序概念 1.1 PCIe事务排序需求   相同传输类型（Traffic Class, TC）的多个事务同时通过统一通道时，需要对多个事务进行排序。PCI/PCIe排序规则应满足以下特征： 满足基于生产者-消费者编程模型的强排序准则； 若请求者已知其发生的当前事务独立于早前事务，可在强排序基础上放松规则，采用宽松排序； 多个设备的事务同时到达同一交换开关时，交换设备应允许PCIe事务重排序，即采用基于ID的排序方法； PCIe系统链路中存在PCI/PCI-X桥时，PCIe协议的排序规.
PCIe术语和缩写V6.0
t15900325509的博客
02-14 1093
指一个环境，可能包括设备的一部分、整个设备或多个设备的组合，在该环境中建立了某种“信任”级别，使得在此环境中发生的操作（包括代码执行）被认为是“可信的”。给定一个交替的1和0值的重复数据流，单位间隔是通过在足够长的时间间隔内平均电压跳变之间的时间间隔来测量的值，以使源时钟的所有故意频率调制变得可以忽略（参见RX: UI和TX: UI）。与PCI Express接口相关的错误，发生在组件内部，可能无法归因于PCI Express接口本身上的数据包或事件，或代表在PCI Express上发起的事务。
Synopsys PCIe学习篇---AXI Bridge and DMA Ordering
weixin_48180416的博客
04-17 5600
PCIe AMBA中的Ordering Rule是否PCIe Ordering Rule? Master Channel Slave Channel 在Inbound方向P，NP，CPL通路是独立的。“must be allowedto pass” "optinally Pass"都是可以满足的 强制规则只有2,5,9. 5. 如果CPL为bypass时违反了PCIe Ordering Rule,但是由于系统不是Producer/Consumer模型，是可以的。 2,9AMBA Br..
PCIE Order Set
xusong666的博客
03-01 1978
Training Sequence是由Order Set(OS) 组成，它们主要是用于bit aligment，symbol aligment，交换物理层的参数。当data_rate = 2.5GT or 5GT 它们不会被扰码(scramble)，当date_rate = 8GT or higher 根据特殊的规则决定是否对Order Set 进行扰码。 LTSSM中使用最多的训练序列为TS1 TS2，它们一般都是连续进行发送，只可以被SKP**以及 **EIOS(2.5GT除外，因为其不支
PCIE协议-2-事务层规范-Transaction Ordering
意大利炮修理师的博客
05-15 1078
表2-40定义了PCI Express事务的排序要求。此表中定义的规则适用于PCI Express上的所有事务类型，包括内存、I/O、配置和消息事务。在单个流量类别（Traffic Class，TC）内，这些排序规则适用。不同TC标签之间的事务没有排序要求。请注意，这也意味着通过不同虚拟通道传输的流量之间也没有排序要求，因为具有相同TC标签的事务不允许被映射到任何PCI Express链路上的多个虚拟通道上。对于表2-40，列代表首次发出的事务，行代表随后发出的事务。表中的条目指示两个事务之间的排序关系。
PCIE协议-2-事务层规范-Ordering and Receive Buffer Flow Control
意大利炮修理师的博客
05-16 1116
注：流量控制是事务层的一个功能，因此，在接口上传输的以下类型的信息不与流量控制信用相关联：LCRC（长帧校验序列）、数据包帧符号、其他特殊符号以及数据链路层到数据链路层的通信数据包。对于虚拟通道1-7，当相应的虚拟通道使能位在虚拟通道资源控制寄存器中被设置，并且一旦该虚拟通道的流量控制协商退出了FC_INIT1状态并进展到FC_INIT2状态时（见第3.4节），该虚拟通道就被视为已启用。在本规范的本节和其他节中，使用概念上的“寄存器”来描述规则，设备可以使用这些寄存器来实现符合要求的实现。
PCIE memory read ordering
weixin_48576628的博客
05-26 402
1、大内存一次读请求，保序返回数据；多次小内存读写，不保序返回数据 2、一次读请求的Completion返回原则
pcie Virtex-7 FPGA Gen3 Integrated Block for PCI Express pg023
01-03
基于 Virtex-7 FPGA 的 PCIe Gen3 集成块是 Xilinx 公司开发的一款高性能的 PCI Express 集成块，旨在提供高带宽、低延迟的数据传输解决方案。该集成块支持 PCIe Gen3 规范，最高可达 8Gb/s 的数据传输速率，满足了...
PCI Express学习篇---MSI/MSI-X中断
weixin_48180416的博客
04-15 9072
声明：此文章为原创，转载请注明 转自 PCIe支持传统中断、MSI中断、MSI-X中断。每个Function必须实现MSI或MSI-X，或两者同时支持。 PCIe最大支持32个MSI中断，2048个MSI-X中断。 以下介绍MSI中断 MSI Capability Structure是PCI-Compliance的配置空间 MSI Capability有四种形式： 32bit地址、64bit地址、带或不带Pending Mask Message Control Register 包含总开
pg054-7series-pcie.pdf
12-29
这份名为“pg054-7series-pcie.pdf”的文件是一个关于Xilinx公司7系列FPGA的PCI Express（PCIe）集成块（Integrated Block for PCIe）的技术手册，版本号为1.7。该手册详细介绍了如何在Xilinx 7系列FPGA平台上使用...
Deadlock_Avoidance_in_PCI_Express_Based_Systems_Final
11-06
PCI 资料，非常好的教程和实例 希望大家能用的上
PCI Express Base Specification, Revision 2.1.pdf
02-25
PCI Express，通常简称为PCIe，是一种高速串行计算机扩展总线标准，旨在替代旧有的PCI、PCI-X和AGP总线标准。PCI Express总线是计算机硬件接口的一个重要组成部分，用于连接主板和各种高速外围设备，如显卡、声卡、...
PCIE的ordered-set(TS/SKP/EIOS/FTS)
cy413026的博客
07-25 5029
由COM开头组成的一系列字符，组成了有序集（Ordered Sets），用于链路管理等特殊功能。注意：不同于数据流的字节拆分到各个lane上，有序集是需要在每条lane上同时发送的。前面我们讲过字节流经过字节拆分后分布到不同的lane上发送。Spec要求数据流对齐，PAD字符就是在不对齐的情况下填充用。如下图X8的链路，红色框线中填充了4个PAD字符。SKP、IDL、FTS、EIE字符都是是某个特殊功能有序集的一部分。COM字符用作有序集的首字符。
PCIe系列专题之二：2.8 事务排序机制
存储随笔
09-17 2692
与其他协议一样，当同一个通信等级(Traffic Class, TC)的多个事务(Transactions)同时通过同一个通道时，PCIe对这些事务设置了一些排序(Transaction Ordering)规则。
浅析Relaxed Ordering对PCIe系统稳定性的影响
存储随笔
09-29 4329
介绍Relaxed Ordering对PCIe系统稳定性的影响
PCIe专题学习——2.7（事务排序机制）
笨蛋大乌龟的博客
08-21 838
之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）；
PCIe学习笔记（22）
yh_wrew的博客
08-14 1156
换句话说，无论位置A和B在数据块中的位置如何，请求者可能在位置B中观察到更新的值，而在位置A中观察到旧的值。A5b：在PCI Express到PCI/PCI-X桥接器中，如果PCI/PCI-X总线段以传统PCI模式运行，对于PCI Express到PCI方向的事务，为了避免死锁，转发请求必须能够通过完成事务。如果设置了RO，则允许完成事务通过转发请求。作为更新粒度的一个例子，如果主机CPU向主机内存写入一个四字（QW），那么从主机内存读取该QW的请求程序可能会看到QW的一部分更新了，而另一部分包含旧值。
TLP ordering
最新发布
04-03
<think>好的，我需要回答用户关于TLP排序（TLP Ordering）在PCI Express或网络协议中的概念或实现方法的问题。首先，我需要回顾一下用户提供的引用内容，看看有没有相关的信息可以直接使用。 用户提供的引用[1]提到，PCIe允许外设直接访问CPU内存或与对等外设交换TLP，这涉及到DMA和TLP的传输，可能和排序规则有关。引用[4]则直接提到了PCIe Ordering Rule中的一条规则：“CPL must not pass P”，这说明PCIe确实有特定的排序规则来确保事务处理的顺序，避免问题。 接下来，我需要解释TLP排序的基本概念。TLP是事务层数据包，用于在PCIe设备之间传输数据和控制信息。排序规则确保这些数据包按照正确的顺序处理，避免数据不一致或死锁。例如，写操作可能需要按顺序完成，而读操作可能需要保证返回的数据是最新的。 然后，根据PCIe的规范，存在不同的排序规则。比如，Posted事务（如存储器写）和非Posted事务（如读请求和完成包）有不同的处理方式。引用[4]中的规则“CPL不能超过P”可能是指完成包（Completion，CPL）不能超过Posted事务（如存储器写），确保在完成包返回之前，相关的写操作已经完成，避免数据不一致。 另外，实现方法方面，PCIe的数据链路层和物理层可能负责TLP的传输和排序。引用[3]提到存储器写TLP经过地址路由到达根复合体（RC），并进行地址翻译，这可能涉及到路径上的排序控制。同时，交换实体（如交换机）需要支持对等外设之间的TLP交换，这也需要遵循排序规则。 可能还需要提到其他网络协议中的类似机制，比如以太网中的流量控制或TCP的序列号机制，但用户更关注PCIe，所以应集中在PCIe的Ordering Rules上。需要确保引用的内容正确，并自然地标注引用标识。 最后，生成相关问题，帮助用户进一步理解，比如排序规则的重要性、具体规则、与死锁的关系，以及与其他协议的比较。</think>### TLP排序（TLP Ordering）的概念与实现方法 在PCI Express（PCIe）协议中，**TLP（事务层数据包）排序**是确保数据包按照特定规则有序传输的关键机制。这一机制主要用于避免数据不一致、死锁或竞争条件，尤其是在多设备共享总线或对等通信的场景中[^1][^4]。 --- #### **TLP排序的核心概念** 1. **TLP类型与顺序要求** PCIe定义了多种TLP类型，包括存储器读/写、配置读/写、消息事务等。根据事务的**Posted**（如存储器写）和**Non-Posted**（如读请求及其完成包）特性，排序规则会有所不同： - **Posted事务**（如存储器写）无需等待响应，可立即发送。 - **Non-Posted事务**（如读请求）需要接收方返回完成包（Completion, CPL）[^1]。 2. **关键排序规则** PCIe规范中定义了严格的顺序规则，例如： - **CPL不能越过Posted事务（CPL must not pass P）**：确保完成包不会先于相关的Posted事务到达，避免读操作返回未更新的数据[^4]。 - **同一事务流中的顺序性**：来自同一发起者的TLP需按发送顺序处理。 3. **应用场景** - **DMA操作**：外设直接访问内存时，需保证写操作顺序，防止数据损坏。 - **对等通信**：设备间直接传输数据时，需避免读写冲突[^3]。 --- #### **实现方法** 1. **事务分类与路由** - TLP根据地址或ID路由到目标设备，交换机和根复合体（RC）通过检查TLP头字段确定路径。 - 地址翻译与校验（如ATPT）确保TLP正确映射到目标内存区域。 2. **队列管理与优先级** PCIe设备内部使用多个虚拟通道（Virtual Channels, VC），每个通道可设置独立优先级和排序规则。例如： - **Posted请求队列**：处理无需响应的写操作。 - **Non-Posted请求队列**：管理需要完成包的读请求。 - **完成包队列**：确保CPL按请求顺序返回。 3. **硬件级支持** - **交换实体（Switch）**：根据规则转发TLP，并在多路径中维护顺序性。 - **数据链路层重传**：通过ACK/NAK机制保证TLP可靠传输，同时不破坏排序[^2]。 --- #### **与其他协议的对比** - **网络协议（如TCP）**：通过序列号保证数据包顺序，但属于端到端控制，而PCIe的排序由硬件在链路层实现。 - **总线协议（如PCI）**：PCIe采用点对点架构，通过更复杂的路由和虚拟通道支持更高的并行性与灵活性[^2]。 ---
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值