对于vcs中initreg选项的理解

ahahahahahahei

已于 2023-03-15 21:54:15 修改

阅读量3.6k

点赞数 1

文章标签：前端

于 2023-03-14 22:55:11 首次发布

本文链接：https://blog.csdn.net/weixin_49157438/article/details/129542079

版权

在VCS仿真中，initreg选项用于在0时刻初始化DUT中的reg变量，减少门级仿真的时间并防止X态传播。编译阶段只支持+vcs+initreg+random，而在仿真阶段可选择+vcs+initreg+random,+vcs+initreg+0,或+vcs+initreg+1。初始化值应与复位值一致，否则可能影响正常复位。例如，当sram_ecc_error_m_level在0时刻被初始化为1，如果没有正确的时钟和复位信号，其值在复位时不会变为0。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在后仿过程中，我们通常会使用initreg选项，在0时刻对dut中没有复位端的reg/bit/int/logic/integer类型变量进行初始化，减少门级仿真时初始化的时间，避免门级仿真x态的传播，导致逻辑行为异常。具体怎么使用呢？说说我最近使用的体会。

vcs仿真可以分为编译和仿真两步。编译阶段，vcs规定了只能加"+vcs+initreg+random"这一个选项，不支持"+vcs+initreg+0"和"+vcs+initreg+1"。仿真阶段，可以三选一。具体什么意思呢？该怎么选呢？我们通过下面的例子来理解一下。

sram_ecc_error_m_level为reg类型。如果我们在仿真阶段添加了选项"+vcs+initreg+1"，即表示在0时刻将sram_ecc_error_m_level赋值为1。

那么是不是三个选项我都能用呢？

这里有一点要强调的是，initreg选项作用的是整个dut（.v）中reg/bit/int/logic/integer类型变量，不管有没有复位端。对于没有复位端的变量，我的理解是三个应该都能用。但是对于有复位端的，初始化值一定要与复位值保持一致，否则可能会导致不能正常复位，比如上图所示的代码，我们在0时刻初始化为1，假设aclk_en=0, aresetn=0；#100ns, aresetn=1。那么我们会看到sram_ecc_error_m_level的值自始至终都是1，不会在复位的时候变成0，因为没有aclk，也等不到aresetn的下降沿。