该模块展示了如何在Verilog中处理位级操作和条件检查。它接收一个4位输入并生成三个不同的输出：`out_both`表示输入的连续高位是否都为1，`out_any`表示高位中有任意一位为1，`out_different`表示输入的相邻位是否不同。代码使用了逻辑与(&)和异或(!=)操作来计算这些条件。
module top_module(
input [3:0] in,
output [2:0] out_both,
output [3:1] out_any,
output [3:0] out_different );
always
begin
out_both = 0;
out_any = 0;
out_different = 0;
if(&in[1:0])
out_both[0] = 'b1;
if(&in[2:1])
out_both[1] = 'b1;
if(&in[3:2])
out_both[2] = 'b1;
if(|in[3:2])
out_any[3] = 'b1;
if(|in[2:1])
out_any[2] = 'b1;
if(|in[1:0])
out_any[1] = 'b1;
if(in[3]!==in[0])
out_different[3] = 'b1;
if(in[2]!==in[3])
out_different[2] = 'b1;
if(in[1]!==in[2])
out_different[1] = 'b1;
if(in[0]!==in[1])
out_different[0] = 'b1;
end
endmodule或者把所有情况列出来 用case语句也可以（只适合位数较少的情况下）
或者采用按位操作，输入域选与输入域选按位操作
762
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
