NOC总线(1)

biaobiao_hust

已于 2024-01-24 11:09:19 修改

阅读量1.7k

点赞数 26

文章标签： arm开发

于 2024-01-22 17:12:22 首次发布

本文链接：https://blog.csdn.net/weixin_50518899/article/details/135726904

版权

1. 背景

SoC （system on chip,片上系统）通常指在单一芯片上实现的数字计算机系统，总线结构是该系统的主要特征，由于其可以提供高性能的互连而被广泛运用。随着单芯片上集成的处理器核数越来越多，片上互连架构经历了从专用互连线，Bus，Crossbar到NoC。NoC(Network on Chip) 借鉴了分布式计算系统的通讯方式，采用数据路由和分组交换技术替代传统的总线结构，从体系结构上解决了SoC 总线结构由于地址空间有限导致的可扩展性差，分时通讯引起的通讯效率低下，以及全局时钟同步引起的功耗和面积等问题。

基于报文交换的片上网络（Network on Chip, NoC）逐渐成为片上多核间通讯的首选互连架构。在NoC 中，路由节点之间通过局部互连线相连接，每一个路由节点通过网络接口NI 与一个本地IP 核相连接，源路由节点和目的路由节点之间的数据通讯需要经过多个跳步来实现。因此，NoC 技术的出现使得片上系统SoC 的设计也将从以计算为中心逐渐过渡到以通讯为中心。

2. 片上网络NoC与Bus总线结构区别

总线（Bus）结构：总线结构是最基础的连接方式，其中所有设备都连接到同一条总线上，数据传输需要在总线上进行，所有设备共享这条总线。这种结构简单且成本低，但当连接的设备数量增加时，性能会下降，因为所有的设备必须共享有限的总线带宽。
共享总线（Shared Bus）结构：在共享总线结构中，所有的处理器或核心都连接到同一条总线上。这意味着任何时候只有一个处理器可以使用总线。这种设计在低核心数量的系统中可能是有效的，但是在高并发的环境中会成为瓶颈，因为所有的处理器必须等待总线空闲才能发送数据。
矩阵连接（Matrix Connect）结构：在矩阵连接结构中，每个处理器都有一个专用的连接到每个其他处理器的路径。这使得在任何时候都可以有多个并行的通信，从而提供了更高的带宽和更低的延迟。然而，这种架构的缺点是需要大量的物理连接，这会增加设计的复杂性和成本。
NoC（Network-on-Chip）结构：NoC设计为处理大规模和复杂的通信需求，NoC使用标准的网络协议和技术（例如路由和分包）来管理在芯片上的数据流。NoC可以支持大量的并行通信，并提供比其他方法更高的带宽。然而，NoC的设计和实现比其他方法更复杂，可能需要更多的硬件资源。

与传统的总线互连技术相比，片上网络具有如下优点：

第一，网络带宽。总线结构互连多个IP 核，共享一条数据总线，其缺点是同一时间只能有一对IP 进行通信。随着系统规模的逐渐增大，总线结构的通信效率必然成为限制系统性能提升的瓶颈。片上网络具有非常丰富的信道资源，为系统提供了一个网络化的通信平台。网络中的多个节点可以同时利用网络中的不同物理链路进行信息交换，支持多个IP 核并发地进行数据通信。随着网络规模的增大，网络上的信道资源也相应增多。因此，NoC 技术相对于Bus 互连技术具有较高的带宽，以及更高的通信效率。当并发进行数据通信时网络会产生竞争，即会存在请求同一条物理链路的节点对。NoC 的路由节点通过分时复用物理链路来解决竞争，与Bus 结构相比，NoC 能够降低竞争发生的概率。
　　 第二，可扩展性和设计成本。总线结构需要针对不同的系统需求单独进行设计，当系统功能扩展时，需要对现有的设计方案重新设计，从而严重影响设计的周期和资本投入。NoC 中每个路由节点和本地IP 核通过网络接口（NetworkInterface, NI）相连，当系统需要升级扩展新功能时，只需要将新增加的处理器核通过网络接口NI 接入到网络中的路由节点即可，无需重新设计网络。因此，片上网络具有良好的可扩展性。片上网络作为一个独立的片上互连结构，能够满足不同系统的应用需求，当网络中节点数量增加时，仅需要按照相应的拓扑结构规则继续增大网络的规模即可，缩短了产品的设计周期，节约了设计成本。
　　 第三，功耗。随着SoC 规模的不断增大，总线上每次信息交互都需要驱动全局互连线，因此总线结构所消耗的功耗将显著增加。而在NoC 中，信息交互消耗的功耗与进行通讯的路由节点之间的距离密切相关，距离较近的两个节点进行通讯时消耗的功耗就比较低。
　　 第四，信号完整性和信号延迟。随着集成电路特征尺寸的不断减小，电路规模的不断增大，互连线的宽度和间距也在不断地减小，线间耦合电容相应增大，长的全局并行总线会引起较大的串扰噪声，从而影响信号的完整性以及信号传输的正确性。同时，互连线上的延迟将成为影响信号延迟的主要因素，总线结构全局互连线上的延迟将大于一个时钟周期，从而使得时钟的偏移很难管理。
　　 第五，全局同步。总线结构采用全局同步时钟，随着芯片集成度的提高，芯片的工作频率也在不断提高，在芯片内会形成很庞大的时钟树，因此很难实现片上各个模块的全局同步时钟。采用时钟树（Clock Tree）优化的方法可以改善由时钟翻转引起的时钟偏差和时钟抖动，但同步时钟网络所产生的动态功耗甚至可达总功耗的40%以上。为了提高系统的时钟频率，只能对全局互连线采用分布式流水线结构，或者采用全局异步局部同步（Global Asynchronous Local Synchronous,GALS）的时钟策略。

3. NOC的层次

NoC技术的提出是因为借鉴了并行计算机的互联网络和以太网络的分层思想，二者的相同点有：支持包交换、路由协议、任务调度、可扩展等。NoC更关注交换电路和缓存器的面积占用，在设计时主要考量的方面也是这些。

NoC的基本组成为：IP核、路由器、网络适配器以及网络链路，IP核和路由器位于系统层，网络适配器位于网络适配层。有效的IP核映射及拓扑结构，能够缩短路由跳数，减少通信量，避免数据拥塞。合理的缓冲分配、可靠的交换技术、高效的路由算法以及合理的功耗管理策略可以提高通信效率，降低整体功耗。

4. NoC基本属性

节点度：一个节点与相邻节点连接链路的数目。
网络直径：网络中任意两个节点之间的最短路径的长度的最大值，与网络通信延迟成线性正比关系
平均最短距离：网络中任意两IP节点之间的最小距离的和与该和所包含的路径数之比。
网络规模：网络中节点的数目。
可扩展性：网络模块的可扩展能力，扩展必须伴随着所期望的性能按比例地提高。

Links：是物理连接节点并实现通信的链路。
Routers：路由器，实现通信协议。
Network Interface：网络接口 (NI)在 IP 核和网络之间建立逻辑连接。
Tile：包括Router、NI、IP。是指构成系统的基本处理和通信元素的基本构建块或单元，Tile它可以被视为单个处理元素 (PE) 或处理核心及其相关资源。
NI：网络接口（Network Interface）将cache messages（控制或数据）转换为packets。

5. NoC常见的拓扑结构

NoC常见的拓扑结构包括规则拓扑和不规则拓扑两种。

规则拓扑：主要包括2D Mesh、2D Torus、3D Mesh、Octagon、Cluster Mesh、Spidergon、超立方、蜂窝式、树形和蝶形等拓扑结构。

不规则拓扑：包括专用网络、分层网络、网络总线混合拓扑以及由规则拓扑组合而成的拓扑结构。

5.1 2D Mesh

2D Mesh结构为二维网格架构，路由器节点按二维网格的方式排列，每个节点上再连接网络适配器和IP核。下图所示为一个4×4的2D Mesh结构。在 N×N 的2D Mesh中，每个节点与相邻的节点连接（边界节点除外）。该结构具有结构简单，易于实现，可扩展性好等优点，较为广泛使用。

5.2 2D Torus

将2D Mesh结构的每行首尾节点连接起来，每列的首位节点也连接起来，便是2D Torus结构，该结构每个节点在几何上都是等价的，缩短了节点间的平均距离，减小了网络直径，同时该结构可能因为过长的环形链路而产生额外的延迟。

5.3 3D Mesh

3D Mesh为三维的网格结构，将多个2D Mesh叠加并对应节点连接起来，这样做进一步降低了网络直径和平均距离，但物理实现难度比较大。

5.4 Octagon/Spidergon结构

Octagon为八边形结构，共包含8个IP核，每个节点与三个节点相连，分别是序号相邻的节点和最远的节点。该结构也可以扩展为8个以上节点，变为Spidergon结构。

5.5 Cluster Mesh结构

Cluster Mesh 结构改变了传统的一个IP核连接一个路由器，将4个IP核连接1个路由器。这样做减少了路由器数量，简化了拓扑结构，但更容易造成数据拥塞。

5.6 树状结构

该结构类似于数据结构中的树结构，IP为叶子节点，路由器节点作为父节点，在父节点之上可以在增加父节点，层层相扣。降低了设计难度，也降低了物理设计的复杂度。SPIN结构是一种树状结构，具有16个叶子节点以及8个路由器节点。每个节点拥有4个父节点，通过增加路由节点冗余度的方式，增加多路径选择性，提高系统性能。但是该结构的路由节点复杂，芯片实现难度大。