【PCB专题】Allegro高速电路Xnet网络等长约束——SDIO信号为例

本文介绍了在高速PCB设计中如何使用Allegro的Xnet功能来实现等长约束,以解决SDIO信号为例。详细阐述了设置电阻的ESpice模型,创建Xnet,以及在实际PCB布局中进行等长规则的步骤,包括检查和调整等长的方法。
摘要由CSDN通过智能技术生成

         高速PCB板布线过程中,经常遇到等长设置问题,例如DDR的一组数据线和地址线等。但是由于数据线和地址线中间有一个电阻(或排阻),这种情况下设置等长就要引入Xnet的概念,通过设置Xnet的等长来确保数据线和地址线的等长。

        由无源、分立器件(电阻、电容、电感)连接起来的几段网络的组合称为Xnet,如下图所示两个芯片的管脚之间连接了两个电阻,分成三个Net网络,Xnet的定义就是三个网络加电阻整合成的一个网络。

        以WIFI芯片为例,如下所示为WIFI芯片规格书为SDIO通信,速率能跑到50MHz.

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

阳光宅男@李光熠

持续与大家共同进步

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值