ADS8361

FEATURES：

● 2个同时输出16位DAC ● 4个完全差分输入通道 ● 每通道2μs的吞吐量 ● 四个通道总吞吐量为4μs ● 低功耗：150mW ● 内部参考电压 ● 灵活的串行接口 ● 可将12位ADS7861升级为16位 ● 引脚与ADS7861兼容 ● 工作温度范围： -40℃ 到 +125℃

APPLICATIONS：● 电机控制 ● 多轴定位系统 ● 三相功率控制

DESCRIPTION：ADS8361是一款双通道、16位、500kSPS模数转换器（A/D），具有四个完全差分输入通道，分成两对以进行高速、同时信号采集。样品保持放大器的输入是完全差分的，并且不同地维持到A/D转换器的输入。这提供了80dB/50kHz的优秀共模抑制，这在高噪声环境中非常重要。ADS8361提供高速的双串行接口和控制输入，以最小化软件开销。每个通道的输出数据可用作16位字。ADS8361提供SSOP-24和QFN-32（5x5）封装，并在-40°C至+125°C操作范围内进行全面规定。

等效输入电路

 二极管导通电压为0.35V。Equivalent Digital Input Circuit 的翻译是“等效数字输入电路”。Equivalent Analog Input Circuit等效模拟输入电路

BASIC CIRCUIT CONFIGURATION  基本电路配置

 TRUTH TABLE   真值表

 BGND：数字I/O地（Digital I/O Ground）直接连接到模拟地(AGND)，这意味着，数字输入/输出端的地引脚应该与模拟输入引脚共用同一个地引脚。在设计 PCB 时需要保证数字和模拟地的连通性，否则可能会导致噪声和其他干扰信号影响设备的性能。

CH B1+：非反相输入通道 B1

CH B1–：反相输入通道 B1

REFIN：参考输入-------在电路中，参考输入（Reference Input）通常是指一个稳定的电压源或信号源，用于提供一个已知的参考电压或信号。参考输入可用于校准和比较其他电路的输出，或用于产生特定模拟电路的基准电平。在 ADS8361 这样的 ADC 中，参考输入通常用于设置 ADC 的参考电压。该器件带有内部参考电压发生器，可以提供多种参考电压选项。用户可以选择连接外部参考电压源来覆盖内部参考电压，并通过 REFSEL 引脚进行控制。通常情况下，参考输入的电压应稳定、精确并且与其它电路的接地点相同。这有利于提高整个电路的性能和减小噪声干扰。

REFOUT：2.5V 参考电压输出-----------REFOUT 是一个用于输出参考电压的引脚。在 ADS8361 这样的器件中，当内部参考电压被选为参考源时，REFOUT 引脚可以输出一个与内部参考电压相等的参考电压信号。通过将 REFOUT 引脚连接到其他电路中，可以提供一个精确、稳定的参考电压值，并且该电压值可以根据内部参考电压源的选择而改变。由于 REFOUT 信号是一个确定的电压值，因此可以用于比较和校准其他电路的输出信号。需要注意的是，REFOUT 引脚应该按照规定连接，以确保精度和可靠性。在不使用 REFOUT 引脚时，应该将其悬空或通过电阻接地以避免不必要的噪声干扰。

AGND：模拟地。直接连接到数字地 (BGND)。AGND是模拟地，用于涉及模拟信号的电子电路中的参考电压级别。AGND是一个低阻抗接地连接，专用于电路的模拟部分。它作为系统中所有模拟信号的稳定参考点，防止噪声和干扰影响测量精度或音频/视频信号的质量。相比之下，数字信号通常使用一个单独的地线连接，称为DGND（数字地），以避免两种类型信号之间的干扰。

AVDD：模拟电源，+5VDC。使用0.1μF陶瓷电容和10μF钽电容器将其分离到模拟地上。这个指令意味着在设计电路时，需要将模拟电源（+5VDC）与模拟地之间连接一个0.1μF的陶瓷电容器和一个10μF的钽电容器，以降低模拟电源中的高频噪声和其他干扰对模拟信号的影响。陶瓷电容器通常用于处理高频噪声，而钽电容器则用于处理低频噪声。同时，这个指令也告诉我们要确保模拟电源和数字电源是分开的，以避免干扰。

M1：根据M1引脚的状态，选择串行输出。当M1为低电平时，串行输出A和串行输出B都可以用于数据传输。当M1为高电平时，串行输出A配置为通道A数据和通道B数据；串行输出B进入三态（即高阻态）。

M0：根据M0引脚的状态，选择两通道或四通道操作。当M0为低电平时，选择两通道操作并与A0一起运行。当A0为高电平时，转换通道A1和通道B1。当A0为低电平时，转换通道A0和通道B0。当M0为高电平时，选择四通道操作。在这种模式下，按顺序转换所有四个通道，从A0和B0通道开始，接着是A1和B1通道。

A0：A0引脚与M0引脚一起操作。当M0为低电平且A0为高电平时，转换通道A1和通道B1。当M0为低电平且A0为低电平时，转换通道A0和通道B0。

CONVST：转换开始。当CONVST从低电平切换到高电平时，设备会从采样模式转换到保持模式，独立于外部时钟的状态。

RD：串行输出的同步脉冲。

CS：芯片选择。当为低电平时，串行输出A和串行输出B输出处于活动状态；当为高电平时，串行输出将进入三态（即高阻态）。

CLOCK：外部CMOS兼容时钟可以应用于CLOCK输入，以将转换过程与外部源同步。 CLOCK引脚通过以下公式控制采样率：fSAMPLE（最大）= CLOCK / 20。

BUSY：在转换过程中，BUSY引脚输出高电平，当串行A或串行B输出引脚传输了第三个最低有效位（LSB）后，BUSY引脚返回低电平。

SERIAL DATA B：串行输出数据字包括通道信息和16位数据。在操作中，数据在DCLOCK下降沿后20个上升沿内为有效数据，这些上升沿是在RD上升沿之后发生的。

SERIAL DATA A：串行输出数据字包括通道信息和16位数据。在操作中，数据在RD上升沿之后的DCLOCK下降沿后20个时钟周期内为有效数据。当M1为高电平时，通道A数据和通道B数据都是可用的。

BVDD：数字输入/输出（I/O）供电电压范围为2.7V至5.5V。这意味着该设备的数字输入和输出可以在2.7V至5.5V的电压范围内正常工作。在使用数字I/O时，需要将其连接到相应的电源引脚，并根据实际应用要求选择正确的电压范围。如果数字I/O的电压超过了指定的最大值或低于最小值，可能会导致设备损坏或不稳定的操作。

时序特性：

 在设备建议的温度范围TMIN到TMAX内，AVDD = 5V，REFIN = REFOUT内部参考电压+2.5V，fCLK = 10MHz，fSAMPLE = 500kSPS，BVDD = 2.7 ÷ 5.5V（除非另有说明）下的时序特性。

 注意：（1）所有输入信号的规格均为tR=tF=5ns（相对于BVDD的10％到90％）并且基于电压水平为（VIL + VIH）/ 2进行计时。 （2）请参见上面的时序图。 （3）'n - 1' 数据将在下一个时钟周期的上升沿后1ns保持有效。

介绍：

ADS8361是一款高速、低功耗、双路16位模数转换器，可使用+3V/+5V电源。输入通道为全差分结构，典型的共模抑制比可达80dB。该器件包含双路4μs逐次逼近式模数转换器、两个差分采样保持放大器、带REFIN和REFOUT引脚的内部+2.5V参考电压以及高速串行接口。ADS8361需要外部时钟信号。为了实现最大的转换速率500kSPS，主时钟必须设置为10MHz。每个16位转换需要至少20个时钟周期。

该器件有四个模拟输入，分为两个通道（A和B）。通道选择由M0（引脚14）、M1（引脚15）和A0（引脚16）引脚控制。每个通道都有两个输入（A0、A1和B0、B1），可以同时对其进行采样和转换，从而保留了两个模拟输入信号的相对相位信息。该器件能够接受范围为–VREF到+VREF的模拟输入电压，且以内部+2.5V参考电压为中心。当在前端使用电平移位电路时，该器件也可以接受双极性输入电压范围（参见图7）。

所有的转换都是由将CONVST引脚置为高电平且保持不少于15ns来启动的。CONVST高电平会同时将两个采样保持放大器置于保持状态，开始对两个通道进行转换。RD引脚（引脚18）可以连接到CONVST以简化操作。根据M0、M1和A0引脚的状态，ADS8361将(a)工作在双通道或四通道模式下，以及(b)在Serial A和Serial B输出上输出数据，或者仅在A输出上传输两个通道的数据。

参考电压（Reference）

在正常操作下，REFOUT引脚（引脚2）应直接连接到REFIN引脚（引脚1），以为ADS8361提供内部+2.5V参考电压。然而，ADS8361也可以使用外部参考电压，在1.2V到2.6V的范围内，对应的满量程范围为2.4V到5.2V。ADS8361的内部参考电压是有缓冲的。如果内部参考电压用于驱动外部负载，则在引脚2上和负载之间提供了一个缓冲器（内部参考电压通常可提供10μA的电流——负载电容应为0.1μF和10μF）。如果使用外部参考电压，则第二个缓冲器在外部参考电压和电容数字转换器（CDAC）之间提供隔离。该缓冲器还用于在转换期间重新充电两个CDAC的所有电容。

模拟输入（Analog input）

模拟输入是双极性的且为全差分结构。ADS8361的模拟输入可以采用单端或差分两种驱动方式（参见图1和图2）。当采用单端驱动方式时，-IN输入保持在共模电压处，而+IN输入则绕着相同的共模电压进行摆动，其峰峰值幅度为（共模电压+VREF）和（共模电压-VREF）。VREF的值决定了共模电压可以变化的范围（参见图3）。

当采用差分驱动方式时，输入信号的幅度为+IN和-IN之间的差值，即（+IN）-（-IN）。每个输入信号的峰峰值幅度在该共模电压附近为± 1/2 VREF。然而，由于这两个输入信号相位相差180°，因此差分电压的峰峰值幅度为+VREF到-VREF。VREF的值也决定了可能同时作用于这两个输入信号上的电压范围（参见图4）。

注：共模电压（差分模式）=（+IN）+（–IN）/2，共模电压（单端模式）= IN–（+IN）+（–IN）/2 ADS8361的+IN和–IN之间的最大差分电压为VREF。有关单端和差分输入的共模电压范围的进一步说明，请参见图3和图4。

在每种情况下，都应注意确保驱动+IN和–IN输入的源的输出阻抗匹配。否则，可能会导致偏移误差、增益误差和线性误差，这些误差将随着温度和输入电压的变化而改变。模拟输入引脚上的输入电流取决于多个因素：采样率、输入电压和源阻抗等。基本上，在采样期间，输入电流进入ADS8361并充电其内部电容器阵列。当该电容充满电荷后，就不会再有输入电流了。模拟输入电压的来源必须能够在4个时钟周期内使输入电容（25pF）充电到16位定点水平。当转换器进入保持模式时，输入阻抗大于1GΩ。对于绝对模拟输入电压，必须小心处理。+IN和–IN输入应始终保持在AGND-0.3V到AVDD+0.3V的范围内。

 过渡噪声（Transition noise）

ADS8361本身的过渡噪声很低，如图5所示。这些直方图是通过施加低噪声的DC输入并启动8000次转换生成的。由于ADS8361内部噪声的影响，A/D转换器的数字输出代码会发生变化。对所有16位逐次逼近寄存器（SAR类型）的A/D转换器都适用。使用直方图绘制输出代码时，分布应呈钟形曲线形状，钟形曲线的峰值表示输入值的标称代码。±1σ，±2σ和±3σ分布将分别表示68.3％，95.5％和99.7％的所有代码。可以通过将测量到的代码数除以6来计算过渡噪声，这将产生±3σ分布，或99.7％的所有代码。统计学上，在执行1000次转换时，最多三个代码可能会落在分布之外。请记住，要实现这种低噪声性能，输入信号和参考电压的峰峰噪声必须小于50μV。

 双极性输入（Bipolar inputs）

ADS8361的差分输入是为接受围绕内部参考电压（2.5V）的双极性输入（-VREF和+VREF）而设计的，这对应于具有2.5V参考电压的0V到5V的输入范围。通过使用一个简单的运算放大器电路，该电路配备了单个放大器和四个外部电阻器，可以配置ADS8361以接收双极性输入。可以使用图7所示的电阻值将传统的±2.5V、±5V和±10V输入范围与ADS8361进行接口连接

 时序和控制（Timing and Control）：

ADS8361的操作可以通过使用地址引脚M0（引脚14）、M1（引脚15）和A0（引脚16）来配置四种不同的模式。M0引脚选择两个或四个通道操作（在两个通道操作中，A0引脚选择通道0和1；在四个通道操作中，A0引脚被忽略，并且通道在每次转换后自动切换）。M1引脚选择同时在串行A数据输出（引脚23）和串行B数据输出（引脚22）上传输串行数据，或者通过串行A端口输出两个通道的数据。A0引脚选择通道0或通道1（有关更多信息，请参见引脚描述和串行输出真值表）。接下来的四个部分将解释四种不同的操作模式。

 Mode I (M0 = 0, M1 = 0)

当M0和M1引脚都设置为“0”时，ADS8361将在两个通道操作中运行（必须使用A0引脚在通道A和B之间切换）。通过将CONVST引脚拉高至少15ns来启动转换。非常重要的是，在外部时钟下降沿之前至少10ns将CONVST拉高，或者在下降沿之后5ns将其拉高。如果在此窗口内将CONVST拉高，则无法确定ADS8361何时开始转换（有关更详细的描述，请参见图9）。执行单次转换需要20个时钟周期。在CONVST切换到高电平后立即，ADS8361将从采样模式切换到保持模式，与外部时钟异步。 BUSY输出引脚将随后变为高电平，并在转换周期的持续时间内保持高电平。在外部时钟的第一个周期的下降沿上，ADS8361将根据A0引脚的状态将地址锁存以进行下一个转换周期的转换（高=通道1，低=通道0）。地址必须在外部时钟周期1的下降沿之前选择15ns，并且必须在时钟边缘后保持15ns。为了实现最大的吞吐时间，应将CONVST和RD引脚连接在一起。必须将CS拉低以启用CONVST和RD输入。在每次转换的20个时钟周期的下降沿上，数据都将有效。第一个数据位将是通道0或1的状态标志，第二个数据位将是通道A或B的第二个状态标志。在Mode I中，第一位和第二位都为0。请参见下面的表II。随后的数据将通过LSB先行传输到MSB，然后跟随两个零（请参见表III和图9和10）。注意：所有在外部时钟周期“1”的下降沿之前10ns以上发生的CONVST命令（区域“A”）将在周期“1”的上升沿上启动转换。所有在外部时钟周期“1”的下降沿之后5ns或周期2的下降沿之前10ns（区域“B”）发生的CONVST命令将在周期“2”的上升沿上启动转换。所有在周期“2”的下降沿之后5ns（区域“C”）发生的CONVST命令将在下一个时钟周期的上升沿上启动转换。在时钟下降沿的前10ns及其之后的5ns（灰色区域）内，不应从LOW拉高CONVST引脚。如果在这个灰色区域内切换CONVST，转换可能会在同一时钟上升沿或下一个时钟上升沿上开始。

  理想转换特性（Ideal Conversion Characteristics）

 Mode II (M0 = 0, M1 = 1)

当M1设置为“1”时，ADS8361将仅在串行数据A引脚上输出数据。除串行数据B输出将在M1变为高电平后的转换后三态（即高阻）外，所有其他引脚的功能与Mode I相同。这种模式的另一个差异涉及CONVST引脚。由于输出来自两个A/D转换器的结果需要40个时钟周期（而不是当M1=0时的20个时钟周期），因此ADS8361将花费4微秒来完成两个A/D转换器的转换（见图11）

 Mode III (M0 = 1, M1 = 0)

 当M0设置为“1”时，ADS8361将按顺序循环使用通道0和通道1（忽略A0引脚）。同时，将M1设置为“0”会将A和B两个串行输出端口置于活动模式（见图12）。

 Mode IV (M0 = 1, M1 = 1)

与Mode II类似，Mode IV仅使用串行A输出线传输数据。在M1变为高电平后的第一次转换后，串行B输出将进入三态模式。请参见图13。与Mode II类似，当M1 = 1时，第二个CONVST命令始终被忽略。

 读取数据：

在所有四个时序图中，CONVST引脚和RD引脚是连接在一起的。如果需要，这两条线可以分开。串行输出引脚（A和B）上的数据将在RD上升沿后第三个上升SCLK边缘之后变为有效。请参考表III以获取数据输出格式。

LAYOUT 布局

为了实现最佳性能，ADS8361电路的物理布局需要特别注意。如果时钟输入接近最大吞吐量，则情况尤为如此。 基本的SAR架构对于在模拟比较器输出锁存之前发生在电源、参考电压、地线连接和数字输入上的毛刺或突变非常敏感。因此，在驱动任何单次n位SAR转换时，都会有n个“窗口”可以影响转换结果的外部瞬态电压。这些干扰可能来自开关电源、附近的数字逻辑或高功率设备。数字输出中的误差程度取决于参考电压、布局以及外部事件与时钟输入的确切时间相对变化。如果外部事件随时钟输入变化，则其误差也会改变。 考虑到这一点，ADS8361的供电应保持清洁并进行良好的旁路处理。应在离器件最近的位置放置一个0.1μF的陶瓷旁路电容器。此外，建议使用1μF到10μF的电容器。如果需要，甚至可以使用更大的电容器和5Ω或10Ω串联电阻来低通滤波嘈杂的电源。平均而言，ADS8361从外部参考电流非常小，因为参考电压被内部缓冲。然而，来自转换过程的毛刺会出现在VREF输入上，参考源必须能够处理这些毛刺。无论是内部还是外部参考电压，VREF引脚都应该旁路使用0.1μF电容器。如果需要，还可以使用另一个更大的电容器。如果参考电压是来自运放的外部参考电压，请确保它可以驱动旁路电容器或电容器而不会振荡。当使用内部参考电压时（将引脚10直接连接到引脚11），不需要旁路电容器。 GND引脚应连接到干净的地点。在许多情况下，这将是“模拟”地面。避免连接到微控制器或数字信号处理器（DSP）的接地点太近的连接。如果需要，直接从转换器到电源进入点运行地线跟踪。理想的布局将包括专用于转换器和相关模拟电路的模拟地面平面。

应用信息：在图14到17中，显示了不同的连接图示，用于连接到DSP或微控制器。