constraints约束文件

最新推荐文章于 2024-01-16 20:29:46 发布

班花i

最新推荐文章于 2024-01-16 20:29:46 发布

阅读量2.3k

点赞数

分类专栏： FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/weixin_51944426/article/details/119977762

版权

FPGA 专栏收录该内容

30 篇文章 66 订阅

订阅专栏

以led_twinkle为例，展示引脚分配

set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk]#系统时钟
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports sys_rst_n]#系统复位
set_property -dict {PACKAGE_PIN J18 IOSTANDARD LVCMOS33} [get_ports {led[0]}]#底板LED
set_property -dict {PACKAGE_PIN H18 IOSTANDARD LVCMOS33} [get_ports {led[1]}]#底板LED

set_property PACKAGE_PIN U18 [get_ports sys_clk]
set_property IOSTANDARD LVCMOS33 [get_ports sys_clk]
set_property PACKAGE_PIN J15 [get_ports sys_rst_n]
set_property IOSTANDARD LVCMOS33 [get_ports sys_rst_n]
set_property PACKAGE_PIN J18 [get_ports {led[0]}]
set_property PACKAGE_PIN H18 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]

这两种方式其实是相同的，不过是后者把VCMOS和引脚分配分开写了

这是正点原子给的约束文件的代码，可以直接复制粘贴