二级边沿检测电路:
原理:该模块使用了二级D触发器,极大程度的减小了亚稳态状态的出现,现将该二级边沿检测电路的关机语法说明如下:
信号说明:
dff1 :一级触发器输出信号 ;
dff2 :二级触发器输出信号 ;
neg_edge_detect : 待检测的信号下降沿 ;
pos_edge_detect : 待检测的信号上升沿 ;
double_edge_detect :双沿检测信号 ;
关键代码:
assign neg_edge_detect = dff2 & (~dff1) ; //下降沿检测
assign pos_edge_detect =(~ dff2 ) & dff1 ; //上身沿检测
assign double_edge_detect = dff1 ^ dff2 ; // 双沿检测
Verilog-二级边沿检测电路
于 2022-09-13 10:46:26 首次发布